[发明专利]提供用于动态随机存取存储器DRAM高速缓存标记的空间高效存储

权利要求书

1.一种基于处理器的系统，其包括：

动态随机存取存储器DRAM高速缓存，其为高带宽存储器的一部分，所述DRAM高速缓存被配置为提供多个各自包括标记存储区域、数据存储区域及错误保护区域的高速缓存条目；及

DRAM高速缓存管理电路，其位于所述基于处理器的系统的计算裸片上并以通信方式耦合到所述DRAM高速缓存；

所述DRAM高速缓存管理电路经配置以：

改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途，以存储所述高速缓存条目的标记及错误检测码EDC而非错误校正码ECC；

将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中；

将待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述数据存储区域中；及

将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中，而不将ECC写入所述高速缓存条目的所述错误保护区域中。

2.根据权利要求1所述的基于处理器的系统，其中所述DRAM高速缓存管理电路经配置为以通写模式操作。

3.根据权利要求2所述的基于处理器的系统，其中所述DRAM高速缓存管理电路进一步经配置以：

读取所述DRAM高速缓存的所述多个高速缓存条目的所述高速缓存条目；

确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC是否指示数据错误；及

响应于确定所述高速缓存条目的所述错误保护区域中的所述高速缓存条目的所述EDC指示数据错误，从系统存储器DRAM读取对应于所述高速缓存条目的存储行。

4.根据权利要求1所述的基于处理器的系统，其中：

所述DRAM高速缓存管理电路经配置为以回写模式操作；

所述DRAM高速缓存管理电路包括多个脏指示符，其对应于所述DRAM高速缓存的所述多个高速缓存条目；及

所述DRAM高速缓存管理电路进一步经配置以：

确定所述待高速缓存的数据是否已经修改；

响应于确定所述待高速缓存的数据已经修改：

将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中；

将所述高速缓存条目的所述标记写入所述高速缓存条目的标记存储区域中；

将所述高速缓存条目的ECC写入所述高速缓存条目的所述错误保护区域中；及

设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有经修改数据；及

响应于确定所述待高速缓存的数据尚未经修改：

设置所述多个脏指示符中对应于所述高速缓存条目的脏指示符，以指示所述高速缓存条目含有未经修改的数据；

其中所述DRAM高速缓存管理电路经配置以进一步响应于确定所述待高速缓存的数据尚未经修改，改变所述DRAM高速缓存的所述多个高速缓存条目的高速缓存条目的所述错误保护区域的用途以存储所述高速缓存条目的所述标记及所述EDC而ECC，将所述DRAM高速缓存的所述多个高速缓存条目中的高速缓存条目的所述标记存储区域合并到所述高速缓存条目的所述数据存储区域中，将所述待高速缓存的数据写入所述DRAM高速缓存的所述多个高速缓存条目中的所述高速缓存条目的所述数据存储区域中，且将所述高速缓存条目的所述标记及所述EDC写入所述高速缓存条目的所述错误保护区域中。