[发明专利]用于启用和禁用输出驱动器电路中的晶体管腿的技术

权利要求书

1.一种输出驱动器电路，包括：

耦合到输出衬垫的第一和第二晶体管腿，其中所述第一晶体管腿包括第一上拉晶体管和第一下拉晶体管，并且其中所述第二晶体管腿包括第二上拉晶体管和第二下拉晶体管；以及

耦合到所述第一和第二晶体管腿的控制电路，其中所述控制电路在循环的第一阶段期间启用所述第一晶体管腿以在所述输出衬垫生成输出信号并且在所述第一阶段期间禁用所述第二晶体管腿，其中所述控制电路在所述循环的第二阶段期间启用所述第二晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第二阶段期间禁用所述第一晶体管腿，并且其中所述控制电路重复所述循环的所述第一和第二阶段。

2.如权利要求1所述的输出驱动器电路，进一步包括：

耦合到所述输出衬垫的第三和第四晶体管腿，其中所述第三晶体管腿包括第三上拉晶体管和第三下拉晶体管，其中所述第四晶体管腿包括第四上拉晶体管和第四下拉晶体管，

其中所述控制电路耦合到所述第三和第四晶体管腿，其中所述控制电路在所述第一阶段期间启用所述第一和第三晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第一阶段期间禁用所述第二和第四晶体管腿，并且其中所述控制电路在所述第二阶段期间启用所述第二和第四晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第二阶段期间禁用所述第一和第三晶体管腿。

3.如权利要求1所述的输出驱动器电路，进一步包括：

耦合到所述输出衬垫的第三和第四晶体管腿，其中所述第三晶体管腿包括第三上拉晶体管和第三下拉晶体管，其中所述第四晶体管腿包括第四上拉晶体管和第四下拉晶体管，

其中所述控制电路耦合到所述第三和第四晶体管腿，其中所述控制电路在所述第二阶段期间启用所述第二和第三晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第二阶段期间禁用所述第一和第四晶体管腿，其中所述控制电路在所述循环的第三阶段期间启用所述第四晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第三阶段期间禁用所述第一、第二和第三晶体管腿，并且其中所述控制电路至少重复两次所述循环的所述第一、第二和第三阶段。

4.如权利要求3所述的输出驱动器电路，进一步包括：

耦合到所述输出衬垫的第五和第六晶体管腿，其中所述第五晶体管腿包括第五上拉晶体管和第五下拉晶体管，其中所述第六晶体管腿包括第六上拉晶体管和第六下拉晶体管，

其中所述控制电路耦合到所述第五和第六晶体管腿，其中所述控制电路在所述第一阶段期间启用所述第一和第五晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第一阶段期间禁用所述第三、第四和第六晶体管腿，并且其中所述控制电路在所述循环的所述第三阶段期间启用所述第四和第六晶体管腿以在所述输出衬垫生成所述输出信号并且在所述第三阶段期间禁用所述第五晶体管腿。

5.如权利要求1所述的输出驱动器电路，其中所述输出驱动器电路可配置成在另一循环期间同时启用所述第一和第二晶体管腿以在所述输出衬垫生成所述输出信号。

6.如权利要求1所述的输出驱动器电路，其中所述控制电路包括状态机电路和预驱动器电路，其中所述状态机电路生成控制所述预驱动器电路的控制信号，并且其中所述预驱动器电路响应于所述控制信号而有选择地被启用以基于输入信号生成第一和第二缓冲信号。

7.如权利要求6所述的输出驱动器电路，其中在所述第一阶段期间启用的第一组所述预驱动器电路向所述第一晶体管腿提供所述第一缓冲信号，其中在所述第二阶段期间启用的第二组所述预驱动器电路向所述第二晶体管腿提供所述第二缓冲信号，其中所述第一晶体管腿基于所述第一缓冲信号生成所述输出信号，并且其中所述第二晶体管腿基于所述第二缓冲信号生成所述输出信号。