[发明专利]测试插座组件有效
申请号: | 201780018232.1 | 申请日: | 2017-03-22 |
公开(公告)号: | CN108780117B | 公开(公告)日: | 2021-06-01 |
发明(设计)人: | 郑宰欢 | 申请(专利权)人: | 李诺工业股份有限公司 |
主分类号: | G01R1/04 | 分类号: | G01R1/04;G01R1/073;G01R31/28 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 杨贝贝;臧建明 |
地址: | 韩国釜山市江西区美音产团路*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 插座 组件 | ||
本发明公开一种测试插座组件,用于电连接测试物体中的待测试的接触点与用于在测试电路中测试的接触点。测试插座组件包含:多个信号探针;插座块体,包含面朝测试电路的底部表面、面朝测试物体的顶部表面、用于在多个信号探针的相对末端自顶部表面及底部表面曝露时容纳多个信号探针以彼此平行的多个探针孔以及自顶部表面及底部表面的排除探针孔的周界区域的至少部分区域凹入的凹入部分;以及弹性接地构件,容纳于凹入部分中且是由导电弹性材料制成以与测试物体及测试电路中的至少一者接触。
技术领域
本发明涉及一种测试插座组件,其可在测试一测试物体的电性质(electricproperty)时改良待测试的端子的隔离特性(isolation characteristic)。
背景技术
为了测试射频(radio frequency;RF)电路装置或类似者的电性质,已使用测试插座以用于电连接射频电路装置的待测试的端子与测试电路的测试端子。
一般而言,为了在测试射频电路装置时减少射频电路装置的端子之间的串扰(cross-talk),自测试插座的接地接脚(ground pin)向射频电路装置中的待测试的端子的周界施加接地电压。
顺便而言,射频电路装置与测试插座之间的接触表面可归因于加工误差而具有粗糙平度。粗糙平度不会进行紧密接触,而是在射频电路装置与测试插座之间造成间隙。此类间隙会恶化射频电路装置中的待测试的端子的隔离特性,且因此造成待测试的端子之间的串扰增加的问题。
发明内容
技术问题
一或多个例示性实施例将提供一种测试插座组件,其在测试一测试物体的电性质时改良测试物体的端子的隔离特性,藉此减少待测试的端子之间的串扰。
解决技术问题的方法
根据一例示性实施例的态样,提供一种测试插座组件,包含:多个信号探针(signal probe);插座块体(socket block),包含面朝测试电路的底部表面、面朝测试物体的顶部表面、用于在多个信号探针的相对末端自顶部表面及底部表面曝露时容纳多个信号探针以彼此平行的多个探针孔以及自顶部表面及底部表面的排除探针孔的周界区域的至少部分区域凹入的凹入部分;以及弹性接地构件(elastic grounding member),容纳于凹入部分中且是由导电弹性材料制成以与测试物体及测试电路中的至少一者接触。
插座块体可包含环绕探针的上部末端区域且自凹入部分的下部表面突出的隔离柱(isolation column)。
测试插座组件可还包含绝缘构件(insulation member),绝缘构件贯穿至少部分纵向区段而放入于探针与探针孔之间,且在多达离隔离柱的末端部分的预定深度的下部位置处具有末端部分。
测试插座组件可还包含至少一个接地接脚,接地接脚设置于用于容纳接地接脚的接地接脚孔中,使得接地接脚的下部末端部分可自插座块体的底部表面曝露。
弹性接地构件可被涂布有导电材料。
发明的有益效果
根据本发明,在测试物体的电性质经历测试时,可改良所述测试物体的端子的隔离特性,藉此减少待测试的端子之间的串扰。
附图说明
图1为根据一例示性实施例的测试插座组件的透视图。
图2为根据一例示性实施例的测试插座组件的分解透视图。
图3为根据一例示性实施例的测试插座组件的横截面图。
图4为根据另一例示性实施例的测试插座组件的横截面图。
图5及图6为展示弹性接地构件的实例的平面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李诺工业股份有限公司,未经李诺工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780018232.1/2.html,转载请声明来源钻瓜专利网。