[发明专利]空间可缩放视频编码

说明书

描述了一种由解码器设备形成视频信号的方法，其中方法包括接收比特流和解码器信息，解码器信息向解码器设备发信号通知比特流中的一个或多个分辨率分量的存在，用于形成视频信号，分辨率分量表示具有第一分辨率的第一视频信号的空间子采样版本，优选地多相子采样版本，所述一个或多个分辨率分量是分辨率分量组的部分，所述组包括多个分辨率分量，根据所述多个分辨率分量，第一视频信号是可重建的；以及，解码器设备解析比特流并且根据解码器信息将一个或多个分辨率分量解码为视频帧。

技术领域

本发明涉及空间可缩放视频编码，并且特别地，但是非排他地，涉及用于空间可缩放视频编码的方法和系统、适用于对空间地可缩放的编码视频解码的解码器设备和用于将视频编码为空间可缩放视频数据的编码器设备以及用于执行这样的方法的计算机程序产品。

背景技术

目前，已经开发了被称为高效视频编码（HEVC或ITU-T H.265）的视频编码标准，其可以提供当与其他编码标准（诸如H.264/AVC（MPEG-4第10部分高级视频编码））相比较时显著更高的压缩效率。此外，HEVC的可缩放扩展（SHVC）提供了基于分层HEVC的视频编码方案，所述基于分层HEVC的视频编码方案是与基于基础层和增强层的可缩放视频编码标准SVC可比较的。在这样的方案中，解码器解码基础层，生成输出帧，将该帧放大到增强层的分辨率，使得其可以被用于增强层的进一步解码。基础层的如此放大帧被用作第二循环中的增强层的解码中的参考帧，从而导致高分辨率帧的重建。由于增强层的解码依赖性，因此在解码方案中造成了延迟，所述延迟随着增强层的数量而缩放。

US2015/0103886描述了基于SHVC的视频编码系统的示例。该设计在以下意义上具有相同的缺点：由于基础层与增强层之间的解码依赖性，多个解码循环（当存在多于一个增强层时，2个或更多个）必须顺序地处理。因此，即使通过在两个不同的过程中解码基础层和增强层来实现并行化，所述两个过程也依赖于编码层次以至少一个帧或者甚至多个帧的延迟来操作。当用户想要切换到更高的分辨率时或者当在其中解码器需要首先解码基础层并且然后解码增强层的广播流中调谐时，这导致延迟。

此外，在SHVC中，根据用于将高分辨率视频信号下采样到不同的低分辨率版本的一系列下采样步骤来生成原始高分辨率视频信号的不同的分辨率版本。类似地，当重建原始高分辨率视频信号时，需要多个顺序上采样步骤，所述顺序上采样步骤随着需要被添加到基础层的增强层的数量缩放。在每个上采样步骤之后，缓冲器占用增加。因此，对于每个层而言，不同的缓冲器大小需要被定义并且层之间的依赖性需要分辨率的上采样或者下采样。

更一般地，多回路视频编码设计（诸如SHVC）造成高实现复杂性和高存储器消耗，因为解码器需要将解码的帧存储在存储器中（只要需要它们用于解码来自增强层的依赖帧）。复杂性使得编解码设计（诸如SHVC）使对于产业接受所需要的硬件实现的快速开发不太有吸引力。

因此，从上面得出，在本领域中存在对降低编码侧和解码侧二者中的复杂性和/或延迟的改进的空间可缩放编码方案的需要。特别地，在本领域中存在对允许解码器操作的高级并行化的改进的空间可缩放编码方案的需要。

发明内容

如将由本领域技术人员理解的那样，本发明的各方面可以被实现为系统、方法或计算机程序产品。因此，本发明的各方面可以采取完全硬件实施例、完全软件实施例（包括固件、驻留软件、微代码等）或者组合全部通常可以在本文中被称为“电路”、“模块”或“系统”的软件和硬件方面的实施例的形式。在本公开中描述的功能可以被实现为由计算机的微处理器执行的算法。此外，本发明的各方面可以采取在具有在其上实现（例如，存储）的计算机可读程序代码的一个或多个计算机可读介质中实现的计算机程序产品的形式。