[发明专利]用于被堆叠的晶粒的纳米级互连阵列

说明书

本发明提供一种微电子组件，其包括：一绝缘层，其具有成一纳米级间距阵列安置于其中的多个纳米级导体；及一对微电子元件。所述纳米级导体可形成所述微电子元件的接点之间的电气互连，而所述绝缘层可以机械方式将所述微电子元件耦接在一起。

技术领域

以下描述是关于集成电路。更特定而言，以下描述是关于安置于绝缘层中且将堆叠式IC晶粒电气互连的纳米级导体的阵列。

背景技术

微电子元件常常包含半导体材料的较薄厚块，诸如硅或砷化镓，通常被称为半导体晶片或晶粒。晶粒通常作为个别、预封装的单元被提供。在一些单元设计中，晶粒被安装至基板或晶片载体，基板或晶片载体接着安装于电路面板（诸如印刷电路板（PCB））上。

主动式电路常常制造于晶粒的第一面（例如，前表面）上。为便于电气连接至主动式电路，晶粒在相同面上设置有接合垫。接合垫典型地成规则阵列围绕晶粒的边缘置放，或针对许多记忆体装置经置放于晶粒中心中。接合垫通常由导电金属（诸如铜或铝）制成，且可是约0.5微米（μm）厚。接合垫可包括单层或多层的金属。接合垫的大小可随装置类型变化，但将常常在一侧上量测为数十微米至数百微米。

诸如半导体晶粒的微电子元件典型地需要至其他电子构件的许多输入连接及输出连接。晶粒或其他可比较装置的输入接点及输出接点通常成实质上覆盖晶粒的表面（通常被被称作“区域阵列”）的栅格状图案而安置，或成可平行于且邻近于晶粒的前表面的每一边缘延伸的细长列而安置，或安置于前表面的中心中。晶粒可设置于促进在制造期间及在将晶粒安装于诸如电路板或其他电路面板的外部基板上期间处置晶粒的封装中。举例而言，许多晶粒设置于适合于表面安装的封装中。已为各种应用提议此种通用类型的多个封装。最一般地，此类封装包括介电质元件，通常被称作形成为介电质上的经电镀或经蚀刻金属结构的具有端子的“晶片载体”。藉由导电特征（诸如沿着晶粒载体延伸的薄迹线）及藉由在晶粒的接点与端子或迹线之间延伸的精细引线或导线，端子典型地连接至晶粒的接点（例如，接合垫）。在表面安装操作中，可将封装置放至电路板上，使得封装上的每一端子与电路板上的对应接触垫对准。焊料或其他接合材料设置于端子与接触垫之间。藉由加热组件以便熔化或“回焊”焊料或以其他方式活化接合材料，可将封装永久地接合在适当的位置。

许多封装包括呈直径典型地介于约0.1 mm与约0.8 mm（5密耳与30密耳）之间且附接到封装的端子的焊球形式的焊料块。具有自封装的底部表面（例如，与晶粒的前表面相对的表面）突出的焊球阵列的封装通常被称作球栅阵列或“BGA”封装。藉由自焊料形成的薄层或端子区域将被称作端子区域格阵列或“LGA”封装的其他封装紧固至基板。此种类型的封装可是非常紧密的。通常被称作“晶片级封装”的某些封装占据等于或仅略大于并入于封装中的装置的面积的电路板的面积。此比例是有利的，此是因为其降低组件的整体大小且准许在基板上的各种装置之间使用短互连件，此随后限制装置之间的信号传播时间且因此便于以在高速操作组件。

封装式半导体晶粒常常以“堆叠式”配置设置，其中一个封装例如设置于电路板或其他载体上，且另一封装安装于第一封装的顶部上。此等配置可允许将多个不同晶粒安装于电路板上的单个占据面积内，且可藉由在封装之间提供短互连件而更便于高速操作。通常，此互连距离可仅略大于晶粒自身的厚度。对于将在晶粒封装的堆叠内达成的互连，用于机械及电气连接的互连结构可设置于每一晶粒封装（最顶封装除外）的两侧（例如，面）上。此已例如藉由在安装有晶粒的基板的两侧上设置接触垫或端子区域来实现，所述垫藉由导电通孔或类似者经过基板连接。堆叠式晶片配置及互连结构的实例是提供于美国专利申请公开案第2010/0232129号中，所述公开案的揭示内容是以引用的方式并入本文中。

对于实施堆叠式晶粒配置可存在多种挑战。举例而言，一致晶粒置放准确性可具有挑战性，包括难以在晶粒之间对准端子。此可在晶粒的互连端子的间距变得愈来愈精细时变得更复杂。

发明内容