[发明专利]在传送缓冲器电路处提供电荷共享的系统和方法

说明书

一种电路(100)包括：与第一晶体管堆栈(M0)处于通信的数据输入(data)；第一电容器(C1)，其具有第一电容并且经由第一晶体管堆栈中的第一晶体管(M0)与电源(Vdd)处于通信，其中第一晶体管被配置成响应于数据输入接收到对应于第一种二进制值的信号(data＝0)而对第一电容器充电；耦合在第一晶体管堆栈和具有第二电容(C2)的传输线之间的数据输出节点(Dout)；并且其中第一电容器耦合在数据输出节点和第一晶体管堆栈中的第二晶体管之间，进一步其中第二晶体管(M1)被配置成响应于数据输入接收到对应于第二种二进制值的信号(data＝1)而使第一电容器放电到数据输出节点。

相关申请的交叉引用

本申请要求于2016年4月13日提交的美国非临时申请No.15/098,129的优先权和权益，该美国非临时申请的全部内容通过援引如同在下文全面阐述那样且出于所有适用目的被整体纳入于此。

技术领域

本申请涉及传送缓冲器电路，更具体地涉及包括电荷共享的传送缓冲器电路。

背景

一些常规计算系统包括通过数据传输线彼此通信的多个芯片。聚焦于一条数据线，在数据线的一侧有传送数据缓冲器，而在数据线的另一侧是接收数据缓冲器。传送数据缓冲器可以从触发器接收数据并随后通过传输线传送数据，而接收数据缓冲器随后可以使用比较器和触发器从传输线捕获数据。传送数据缓冲器、接收数据缓冲器以及从一个芯片跨越到另一个芯片的数据传输线通常被称为管芯到管芯接口。

继续该示例，一些传送数据缓冲器以与其电源(VDD)相同的电压摆幅来传送数据。例如，如果电源向传送数据缓冲器提供1.5V，则传送数据缓冲器可以对二进制1使用1.5V而对二进制0使用0V来输出比特，从而使用完整的1.5V摆幅。在一些系统中使用较大的电压摆幅可在管芯到管芯接口处提供高信号完整性。

由于芯片通常被部署在移动设备中，因此功率节省已成为人们关注的焦点。例如，诸如在空闲时间期间使核的功率收缩和/或针对到空闲组件的时钟进行门控等策略是降低计算芯片中浪费的功率的常规技术。管芯到管芯接口也消耗功率；因此，期望在可能时节省管芯到管芯接口处的功率，同时提供高信号完整性。

概述

各种实施例包括通过使用电容性电荷共享来节省管芯到管芯接口处的功率的系统和方法。各实施例包括使用电荷共享来向传输线提供固定的输出电荷。当传送数据缓冲器接收到对应于二进制0的信号时，该传送数据缓冲器对电容器充电。当传送数据缓冲器接收到对应于二进制1的后续信号时，该传送数据缓冲器使电容器放电到传输线上。传输线具有相关联的电容，其从该电容器接收一些电荷。传输通道上的二进制1信号处于比电源电压低的电压，从而节省了一定量的功率。

在一个实施例中，一种电路包括：与第一晶体管堆栈处于通信的数据输入；第一电容器，其具有第一电容并且经由第一晶体管堆栈中的第一晶体管与电源处于通信，其中第一晶体管被配置成响应于数据输入接收到对应于第一种二进制值的信号而对第一电容器充电；数据输出节点，其耦合在第一晶体管堆栈和具有第二电容的传输线之间；并且其中第一电容器耦合在数据输出节点和第一晶体管堆栈中的第二晶体管之间，进一步其中第二晶体管被配置成响应于数据输入接收到对应于第二种二进制值的信号而使第一电容器放电到数据输出节点。

在另一实施例中，一种输出数据信号的方法，该方法包括：接收对应于二进制0的信号，并且响应于对应于二进制0的信号，导通用于数据输出节点的下拉晶体管并导通耦合在电源电压和电容器之间的第一晶体管；当第一晶体管导通时，将该电容器充电到电源电压；接收对应于二进制1的信号，并且响应于对应于二进制1的信号，关断该下拉晶体管和第一晶体管，并导通耦合在该电容器和数据输出节点之间的第二晶体管；以及通过该电容器和与数据输出节点耦合的数据线的电容之间的电荷共享来在数据输出节点处断言二进制1。