[发明专利]半导体加工用片

说明书

本发明提供一种半导体加工用片，其至少具备基材，其复原率为70％以上、100％以下；或在23℃下沿基材的MD方向测定的100％应力相对于在23℃下沿基材的CD方向测定的100％应力的比为0.8以上、1.2以下；或在23℃下沿基材的MD方向及CD方向测定的拉伸弹性模量分别为10MPa以上、350MPa以下，且在23℃下沿基材的MD方向及CD方向测定的100％应力分别为3MPa以上、20MPa以下，且在23℃下沿基材的MD方向及CD方向测定的断裂伸长率分别为100％以上。该半导体加工用片可大幅延伸，可将半导体芯片彼此充分地分离。

技术领域

本发明涉及一种半导体加工用片，优选涉及一种用于扩大多个半导体芯片的间隔的半导体加工用片。

背景技术

近年来，电子设备的小型化、轻量化及高功能化正在不断发展。搭载于电子设备的半导体装置也被要求小型化、薄型化及高密度化。半导体芯片有时安装于接近其尺寸的封装。这样的封装有时也被称为芯片级封装(Chip Scale Package；CSP)。作为CSP之一，可列举出晶圆级封装(Wafer Level Package；WLP)。在WLP中，在利用切割进行切片之前，在晶圆形成外部电极等，最终将晶圆切割而切片。作为WLP，可列举出扇入(Fan-In)型与扇出(Fan-Out)型。在扇出型的WLP(以下，有时简称为“FO-WLP”)中，以成为较芯片尺寸大的区域的方式利用密封构件覆盖半导体芯片从而形成半导体芯片密封体，不只是在半导体芯片的电路面、也在密封构件的表面区域形成重新布线层或外部电极。

例如，专利文献1中记载了一种半导体封装的制造方法，其中，针对由半导体晶圆切片而成的多个半导体芯片，留下其电路形成面，使用铸模构件包围周围而形成扩张晶圆，并使重新布线图案延伸存在于半导体芯片外的区域而形成。专利文献1所述的制造方法中，在用铸模构件包围切片而成的多个半导体芯片之前，换贴于扩展用的晶圆安装胶带(wafermount tape)，使晶圆安装胶带延展而扩大多个半导体芯片之间的距离。

现有技术文献

专利文献

专利文献1：国际公开第2010/058646号

发明内容

本发明要解决的技术问题

如上所述的FO-WLP的制造方法中，由于在半导体芯片外的区域形成上述的重新布线图案等，需要使半导体芯片彼此充分地分离。

本发明鉴于如上所述的实际情况而完成，其目的在于提供一种适于需要使半导体芯片彼此充分分离的用途的、可大幅延伸的半导体加工用片。

解决技术问题的技术手段

为了达成所述目的，第一，本发明提供一种半导体加工用片，其至少具备基材，其特征在于，所述半导体加工用片的复原率为70％以上、100％以下，所述复原率为：在将所述半导体加工用片切出为150mm×15mm的试验片中，以使夹具间的长度成为100mm的方式用夹具夹住长度方向的两端，然后，以200mm/min的速度进行拉伸直到夹具间的长度成为200mm，以夹具间的长度扩张为200mm的状态保持1分钟，然后，以200mm/min的速度沿着长度方向恢复直至夹具间的长度成为100mm，以夹具间的长度恢复到100mm的状态保持1分钟，然后，以60mm/min的速度沿着长度方向拉伸，测定拉伸力的测定值显示0.1N/15mm时的夹具间的长度，将从该长度减去初期的夹具间的长度100mm的长度设为L2(mm)、将从所述扩张的状态中的夹具间的长度200mm减去初期夹具间的长度100mm的长度设为L1(mm)时，根据下式(I)算出的值：

复原率(％)＝{1-(L2÷L1)}×100…(I)(发明1)。

根据上述发明(发明1)，通过使复原率为上述范围，可大幅延伸。因此，可适用于例如FO-WLP的制造之类的需要使半导体芯片彼此充分分离的用途。