[发明专利]半导体装置的制造方法

说明书

本发明公开一种半导体装置的制造方法，所述半导体装置为具备具有连接部的半导体芯片和具有连接部的配线电路基板、且各自的连接部相互电连接的半导体装置，或为具备具有连接部的多个半导体芯片且各自的连接部相互电连接的半导体装置。连接部由金属构成。上述方法具备：(a)第一工序，将半导体芯片和配线电路基板、或将半导体芯片彼此以中间隔着半导体用粘接剂的状态，在低于连接部的金属的熔点的温度下，按照各自的连接部相互接触的方式压接，获得临时连接体；(b)第二工序，使用密封用树脂将临时连接体的至少一部分密封，获得密封临时连接体；以及(c)第三工序，将密封临时连接体以大于或等于连接部的金属的熔点的温度加热，获得密封连接体。

技术领域

本发明涉及半导体装置的制造方法。

背景技术

迄今，为了将半导体芯片与基板连接，广泛应用使用金线等金属细线的引线接合方式。然而，为了应对针对半导体装置的高功能、高集成、高速化等要求，在半导体芯片或基板上形成被称为凸块的导电性突起而将半导体芯片与基板直接连接的倒装芯片连接方式(FC连接方式)正在推广。

作为FC连接方式，已知使用焊料、锡、金、银、铜等进行金属接合的方法；施加超声波振动而进行金属接合的方法；利用树脂的收缩力来保持机械接触的方法等，但从连接部的可靠性的观点考虑，通常为使用焊料、锡、金、银、铜等进行金属接合的方法。

例如，在半导体芯片与基板间的连接中，BGA(Ball Grid Array，球栅阵列)、CSP(Chip Size Package，芯片尺寸封装)等中盛行使用的COB(Chip On Board，板上芯片)型连接方式也为FC连接方式。

FC连接方式也广泛用于在半导体芯片上形成凸块或配线而在半导体芯片间连接的COC(Chip On Chip，芯片上芯片)型连接方式。

现有技术文献

专利文献

专利文献1：日本特开2008-294382

发明内容

发明要解决的课题

在强烈要求进一步的小型化、薄型化、高功能化的封装中，将上述连接方式进行层叠、多段化而成的芯片堆叠型封装、POP(Package On Package，堆叠封装)、TSV(Through-Silicon Via，硅通孔)等也开始广泛普及。

通过配置为立体状而不是平面状，从而能够缩小封装，因此上述技术被经常使用，对于半导体的性能提高和噪声减少、安装面积的削减、省电化也有效，作为下一代的半导体配线技术而受到关注。

从生产率提高的观点考虑，在晶片上压接(连接)半导体芯片后进行单片化而制作半导体封装的COW(Chip On Wafer，晶片上芯片)、将晶片彼此压接(连接)后进行单片化而制作半导体封装的WOW(Wafer On Wafer，晶片上晶片)也受到关注。

在上述倒装芯片封装的组装中，首先，利用筒夹从经切割的晶片拾取半导体芯片或被供给了半导体用粘接剂的半导体芯片，通过筒夹供给至压接工具。

接着，进行芯片-芯片、或者芯片-基板的位置对准，进行压接。

为了形成金属连接，使压接工具的温度上升，以使得上下、或上下任一方以上的连接部的金属达到大于或等于熔点。

在进行层叠、多段化的芯片堆叠封装中，反复进行芯片拾取、位置对准、压接。

然后，为了进行半导体封装的保护，通过利用密封用的树脂来密封芯片上表面，形成密封体。

然而，在以往的倒装芯片封装的组装中，由于芯片与半导体用密封材、或者芯片与基板的热膨胀率差，有时在压接后半导体封装发生翘曲。由于该翘曲，产生无法进行包覆成型(overmold)、以及发生封装的连接不良这样的问题。