[发明专利]浮动裸片封装

说明书

所描述实例包含一种浮动裸片封装(200B‑1)，其包含通过在模制(216)组合件之后牺牲裸片密封剂的升华和裸片附接材料的升华或分离形成的空腔(252)。将模制结构中的针孔通风口(218)提供为升华路径以允许气体逸出，其中所述裸片(206)或裸片堆叠从衬底(202)释放且仅通过接合线(210)悬浮于所述空腔(252)中。

技术领域

本发明大体上涉及半导体装置和其制造方法，且更具体地说，涉及一种裸片封装和相关联的制造工艺。

背景技术

半导体封装为含有一或多个半导体裸片或组件的金属、塑料、玻璃或陶瓷壳体。封装在操作和执行例如半导体集成电路(IC)或裸片的组件时发挥基本作用。除提供将信号和电源线引入硅裸片中和硅裸片之外的方式以外，封装还去除由电路产生的热且提供机械支撑。最后，封装还保护裸片免受例如湿度的环境条件影响。此外，封装技术继续对例如微处理器、信号处理器等等高性能组件的执行和功率耗散具有重大影响。随着时间的推移，通过内部信号延迟和芯片上电容由于技术缩放的减小，此影响变得更为明显。

高精度IC现今被装配后封装应力影响，从而引起参数位移和电位漂移过温。例如，电特性(例如，晶体管的阈值电压、IC的高精度参考电压等等)可归因于由封装材料引起的热-机械应力而发生漂移。然而，到目前为止的常规解决方案通常依赖于采用具有低模量的弹性的材料，其仍然具有高热膨胀系数(coefficient of thermal expansion，CTE)。因此，尽管可改进应力抗扰性，但以此类技术封装的IC装置仍然展示参数应力和温度漂移。

包含有源和无源组件的半导体装置、接合技术和封装工艺可得益于相对于实现高性能、高可靠性和减小的制造成本的改进。

发明内容

在制造半导体裸片封装的实例方法中，所述方法可尤其包括裸片制备，其可涉及使来自半导体晶片的一或多个半导体裸片单体化，每个半导体裸片具有多个接合垫。将单体化的半导体裸片附接到具有多个电导体或导电指形件的衬底，其中所述附接包括所选裸片附接材料的合适的涂覆。在一个实施方案中，所选裸片附接材料可包括可升华物质。可以一或多个阶段固化裸片附接材料，继而使用对应数目的接合线将至少一个单体化的半导体裸片的接合垫线接合到衬底的所述多个电导体。涂覆所选可升华牺牲密封材料以使得团块或凸块结构覆盖单体化裸片的至少一部分和衬底中包含接合线的至少一部分。可升华牺牲裸片密封材料的凸块结构也可以一或多个阶段固化。涂覆所选模制材料以覆盖、包覆或以其它方式密封凸块结构和衬底，其中在模制材料中形成具有所选形状和大小的至少一针孔通风口以便在后一阶段为可升华牺牲密封材料提供升华路径。在一个实例实施方案中，可以一或多个阶段固化模制材料，优选地在此步骤处不会引起可升华材料的升华。接着实现升华过程以使可升华牺牲密封材料气化，由此允许气化的密封材料通过模制的针孔通风口逸出，由此形成空腔。在其它变化形式中，取决于实施方案，裸片附接材料还可升华、分层或保持完好。接着使用膜层覆盖或密封包含针孔通风口的模制结构以完成含有安置在空腔中的至少一个单体化裸片的半导体裸片封装的制造。

在实例半导体裸片封装中，所述封装尤其包括具有多个电导体的衬底和具有多个接合垫的至少一个半导体裸片，其使用对应数目的接合线线接合到衬底的所述多个电导体。提供覆盖或以其它方式密封半导体裸片的至少一部分、衬底和其间的接合线的模制结构，其中所述模制结构含有通过以下操作形成的空腔或腔室：(i)在模制之前将牺牲密封材料沉积在至少一个半导体裸片上方；且(ii)通过模制结构的针孔通风口使牺牲密封材料升华，且另外其中所述空腔提供安置有至少一个半导体裸片的空间，由于沉积在至少一个半导体裸片与衬底之间的裸片附接材料的升华或收缩/分层而浮于衬底上方。膜层安置在所述模制结构上方或上，气密密封形成于所述模制结构中的所述针孔通风口以用于提供升华路径。

附图说明

图1A和1B说明根据实例实施例的实例裸片封装工艺以作为后端半导体制造流程的部分。