[发明专利]用于改进晶体管性能的方法

说明书

一种改进晶体管性能的方法使用具有场效应晶体管FET的第一区(102)和晶片(100)表面处的电路的单晶半导体的所述晶片(100)，以及红外IR激光器，所述红外IR激光器具有透镜用于将IR光聚焦到第二深度(112)，所述第二深度与所述第一区(102)的第一深度相比距所述晶片(100)表面更远。聚焦的激光束跨越所述晶片(100)平行于所述晶片(100)表面移动以致使所述第二深度(112)处的局部多光子吸收，用于将所述单晶半导体变换为具有高密度位错的多晶半导体的第二区(111)。所述第二区(111)具有高度和横向延伸部，且永久地对所述单晶半导体施加应力。所述应力增加所述FET的沟道中的多数载流子迁移率，从而改进晶体管性能。

技术领域

本发明大体上涉及半导体装置和工艺，且更具体地说涉及一种产生本征半导体晶格应变以增加载流子迁移率并增强场效应晶体管性能的结构和制造方法。

背景技术

当例如硅等半导体的主体接触另一固态材料时，可能通常由两个情形中的一个引起半导体中的应力：应力可能由两种材料之间的热膨胀系数(CTE)的失配引起，或应力可能由两个主体的晶格常数的差异引起。

机械应力当施加到半导体晶格时导致传导带的拆分，且因此改变多数载流子的有效质量，从而导致载流子迁移率的改变。对于具有电子作为多数载流子的nMOS场效应晶体管(FET)，到沟道晶格的拉伸应力增强沟道中的电子迁移率。对于具有空穴作为多数载流子的pMOS FET，到沟道晶格的压缩应力增强沟道中的空穴迁移率。在两个实例中，载流子迁移率的改进使得漏极和源极之间的导通电阻(R_DSon)减小且因此改进FET效率。一种实现此改进的FET性能的经常实践的技术是，在nMOS晶体管上沉积拉伸氮化硅层，且在pMOS晶体管中沉积压缩氮化硅层。

场效应晶体管的沟道附近的局部应力可产生改进的电气性能的效应已在过去几年里通过产生需要硅通孔(TSV)的半导体装置而付诸实践。在装置芯片仍呈未薄化晶片形式的同时开始TSV的制造。跨越每一芯片区域呈所要图案分布的空穴以均一直径蚀刻且蚀刻到特定深度。所述蚀刻可通过化学蚀刻执行或为聚焦激光。随后，例如氮化硅或二氧化硅等电介质化合物沉积于TSV侧壁上以便在半导体材料和TSV内部的既定导电层之间形成薄绝缘层。接下来，金属晶种层(例如氮化钽或耐火金属)沉积于绝缘层上，随后沉积较厚金属填充物(优选地铜)。随后，晶片通过研磨或蚀刻或这两者薄化，直至通孔的底部暴露且TSV打开。导电通孔可由镍和钯的可焊层封闭。

虽然TSV所导致的应力可产生三维集成电路(IC)的大隔离区，但TSV放置的最近研究已经产生应力感知布局来帮助IC晶体管从应力区中增强的载流子迁移率获益。举例来说，杨(Yang)等人基于对于FET沟道和TSV之间的应力和定向的迁移率依赖性进行的研究显示，TSV的最优放置可如何帮助改进多数电荷载流子迁移率，且因此产生改进的晶体管性能(参看杨、石杰(Jae-Seok)等人，“具有针对3D-IC布局优化的应用的TSV应力感知定时分析(TSV stress aware timing analysis with applications to 3D-IC layoutoptimization)”，第47届设计自动化会议的会议记录；ACM，2010年6月13-18日，第803-806页)。

发明内容

在过程流程的所描述实例中，提供单晶半导体材料(例如硅)的晶片。所述晶片具有表面，且包含具有场效应晶体管和集成电路的芯片。电路延伸到距表面第一深度。并且，选择红外(IR)激光器，使得其波长可聚焦到大于第一深度的第二深度，且允许聚焦的能量的高百分比被单晶半导体晶格吸收，而无烧蚀。用于操作的优选波长范围在900nm和1000nm之间，从而允许介于约50％和70％之间的内部透射率。吸收的能量可随后将单晶半导体晶格变换为具有高密度的位错的非晶形多晶区。