[发明专利]制造应变绝缘体上半导体衬底的方法

说明书

本发明涉及制造应变绝缘体上半导体衬底的方法，所述方法包括：(a)提供包括单晶半导体层(13)的供体衬底(1)；(b)提供包括应变单晶半导体材料的表面层(20)的接收衬底(2)；(c)使所述供体衬底(1)与所述接收衬底(2)接合，介电层(11,22)位于界面处；(d)将所述单晶半导体层(13)从所述供体衬底(1)转移至所述接收衬底(2)；(e)从由所转移的单晶半导体层(13)、所述介电层(11,22)和所述应变半导体材料层(20)形成的堆叠体切割下一部分，所述切割操作导致所述应变半导体材料中应变的弛豫，并且导致将所述应变的至少一部分施加至所转移的单晶半导体层。步骤(b)另外包括在所述接收衬底(2)的应变半导体材料层(20)上形成介电接合层(22)或由与所述供体衬底(1)的单晶半导体层(13)相同的弛豫或至少部分弛豫的单晶材料组成的接合层(23)，并且在步骤(c)中，所述接合层(22,23)位于所述供体衬底和所述接收衬底之间的接合界面处。

技术领域

本发明涉及制造应变绝缘体上半导体(strained semiconductor-on-insulator)衬底的方法，以及这种衬底。

背景技术

对于数字应用，特别是对于超过22nm节点的技术节点，寻求具有增强的电荷载流子迁移率的材料。

在这些材料中，FDSOI(全耗尽绝缘体上硅(fully depleted silicon-on-insulator)的首字母缩写)衬底的特征是在掩埋的电绝缘层上的非常薄(即通常小于50nm厚)的硅层，硅层可能用于形成CMOS晶体管的信道。

已经将应变绝缘体上硅(sSOI)确定为允许增强硅层中电荷载流子的迁移率的解决方案并且已经证明其良好性能。

各种制造方法是已知的。

文献US2014/0225160特别公开了一种方法，其允许存在于位于接收衬底表面上的硅-锗层中的应变的至少一部分经由介电层转移至接合到所述接收衬底的初始弛豫硅层，所述介电层用于形成SOI的掩埋绝缘层。当通过至少超出应变硅-锗层延伸到接收衬底中的沟槽切割所述堆叠体的一部分时，发生该应变转移。因此，硅-锗层的压缩应变的弛豫至少部分地以硅层的拉伸应变的形式传递。

基于该原理，可以根据以下步骤制造sSOI衬底：

-提供包括由氧化硅层11覆盖的单晶硅层10的供体衬底1(参见图1A)；

-将离子物质注入供体衬底1中，以便形成弱化区12，这允许界定待转移的硅层13(参见图1B)；

-提供包括处于压缩应变下的硅-锗表面层20的接收衬底2(参见图1C)；

-供体衬底1与接收衬底2接合，氧化硅层11(其用于形成sSOI衬底的掩埋绝缘层)和应变硅-锗层20处于接合界面处(参见图1D)；

通过使供体衬底沿弱化区分离，将单晶硅层13转移到接收衬底2上(参见图1E)；

-沟槽T形成在由应变硅-锗层20、掩埋氧化物层11和所转移的半导体层13组成的堆叠体的一部分周围，所述沟槽超过应变硅-锗层20延伸到接收衬底2中(参见图1F)。所述切割操作导致硅-锗的至少部分弛豫和至少部分所述应变传递到所述一部分中的转移硅层，从而允许形成由sSOI表示的应变绝缘体上半导体衬底。

对于超过22nm技术节点的应用，掩埋介电层的厚度应小于或等于25nm。

对于介电层的这种低厚度，sSOI衬底的最终缺陷率很大程度上取决于接合条件，特别是取决于接合界面处存在的材料。

然而，尽管将常规用于半导体领域的表面制备处理应用于硅-锗层，但仍然观察到sSOI衬底的显著程度的缺陷。

发明内容