[发明专利]DC-DC转换器和控制电路

权利要求书

1.一种用以控制输出电压信号的DC-DC转换器电路，其包括：

第一切换装置，其联接于输入电压节点与切换节点之间，所述第一切换装置根据第一切换控制信号而操作；

第二切换装置，其联接于所述切换节点与参考电压节点之间，所述第二切换装置根据第二切换控制信号而操作；

第一供电电压节点，其相对于所述参考电压节点的参考电压提供第一供电电压；

第二供电电压节点，其经由二极管连接到所述第一供电电压节点以相对于所述切换节点提供第二供电电压；

第一驱动器电路，其参考所述切换节点且由所述第二供电电压供电，所述第一驱动器电路经配置以根据第一驱动器信号提供所述第一切换控制信号；

第二驱动器电路，其由所述第一供电电压供电且经配置以根据第二驱动器信号提供所述第二切换控制信号；

控制电路，其经配置以提供所述第一驱动器信号和所述第二驱动器信号以根据反馈信号调节输出电压信号且根据比较器信号调整所述第二切换装置断开与所述第一切换装置接通之间的延迟时间；以及

比较器电路，其参考所述切换节点且由所述第二供电电压供电，所述比较器电路经配置以响应于所述第一驱动器信号的上升边缘而对所述切换节点的切换节点电压进行取样且产生所述比较器信号，所述比较器信号具有指示阈值电压小于所述切换节点电压的第一状态和指示所述阈值电压大于所述切换节点电压的第二状态。

2.根据权利要求1所述的DC-DC转换器电路：

其中所述比较器电路包含：时控比较器电路，其包含连接到所述控制电路以接收所述第一驱动器信号的时钟输入端和用以提供参考所述切换节点的所述比较器信号的输出端；以及电平移位电路，其包含连接到所述时控比较器电路以接收所述比较器信号的输入端和用以提供参考所述参考电压节点的经电平移位的比较器信号的输出端；且

其中所述控制电路参考所述参考电压节点且由所述第一供电电压供电，且其中所述控制电路经配置以根据所述经电平移位的比较器信号调整所述延迟时间。

3.根据权利要求2所述的DC-DC转换器电路，其中所述时控比较器电路包含：

差分对电路，其包含经联接以接收所述阈值电压的第一输入端和与所述切换节点联接的第二输入端；

第一晶体管，其经配置以响应于所述第一驱动器信号的所述上升边缘而选择性地联接所述差分对电路与所述第二供电电压节点；以及

CMOS锁存电路，其联接到所述差分对电路，所述CMOS锁存电路包含用以响应于所述第一驱动器信号的所述上升边缘而提供表示所述差分对电路的状态的锁存器输出电压信号的输出端。

4.根据权利要求3所述的DC-DC转换器电路，其中所述时控比较器电路进一步包含触发器，所述触发器包含用以接收所述锁存器输出电压信号的输入端和用以提供由所述第一驱动器信号的下降边缘时控且参考所述切换节点的所述比较器信号的输出端。

5.根据权利要求3所述的DC-DC转换器电路，其中所述电平移位电路参考所述参考电压节点且由所述第二供电电压节点供电。

6.根据权利要求2所述的DC-DC转换器电路，其中所述控制电路经配置以响应于前一控制循环中的所述比较器信号指示所述第一状态而减小给定控制循环中的所述延迟时间，且响应于所述前一控制循环中的所述比较器信号指示所述第二状态而增大所述给定控制循环中的所述延迟时间。

7.根据权利要求1所述的DC-DC转换器电路，其中所述控制电路经配置以响应于前一控制循环中的所述比较器信号指示所述第一状态而选择性地减小给定控制循环中的所述延迟时间，且响应于所述前一控制循环中的所述比较器信号指示所述第二状态而选择性地增大所述给定控制循环中的所述延迟时间。

8.根据权利要求1所述的DC-DC转换器电路，其中所述控制电路与所述比较器电路是在单个集成电路中制造。

9.根据权利要求8所述的DC-DC转换器电路，其中所述第一驱动器电路与所述第二驱动器电路是在所述集成电路中制造。