[发明专利]全垫覆盖边界扫描

说明书

在所描述的实例中，一种集成电路(200)包含功能电路(214)及测试电路(212)。一组垫(P₀‑P₄)在第一状态中可操作用于将测试信号传达到所述测试电路(212)，并且在第二状态中可操作用于将输入/输出信号传达到所述功能电路(214)。不同于所述一组垫(P₀‑P₄)的第二组垫(P₅‑P₉)在所述第二状态中可操作用于将测试信号传达到所述测试电路(212)，用于测试在所述第二状态中与所述一组垫(P₀‑P₄)相关联的信号。

本发明涉及集成电路及印刷电路板的边界扫描。

背景技术

边界扫描是用于测试集成电路(IC)或印刷电路板(PCB)上的逻辑、存储器及其它电路的方法及相关电路处理。通常，对于边界扫描，IC上包含四个或五个引脚，每一引脚对应于相应专用测试访问端口(TAP)信号，用于测试IC或IC被组装到其中的PCB上的互连件。具体来说，TAP信号可用于确定IC是否正常工作，是否连接到PCB，以及还用于通过观测IC引脚状态或测量电压进行调试。可在制造时实现测试，例如通过自动化测试设备(ATE)，以及在现场进行的后续测试(例如，在装置已经出售或位于市场中之后)。与边界扫描相关的额外细节及标准化由联合测试行动小组(JTAG)制定，并在IEEE 1149标准及其.x子标准中规定。

作为进一步的背景，图1绘示具有常规边界扫描架构的IC 10的电框图。为简化起见，IC 10被展示为包含：测试访问端口TAP控制器12，其用于与TAP信号介接并与JTAG测试相关；及IC功能电路14，其有时被称为核心，其为IC 10的各种电路功能的一般描绘，除JTAG测试之外。IC 10还包含数个I/O垫P₀到P₁₅，展示在围绕装置周边的各个位置处。垫P₀到P₄运载相应且已知的JTAG TAP相关信号，如下表1中所展示。

表1