[发明专利]将FINFET CMOS器件与嵌入式非易失性存储器单元集成的方法

权利要求书

1.一种形成存储器器件的方法，包括：

在衬底的第一表面区域上方且与之绝缘地形成成对间隔开的第一导电块，其中对于每对所述间隔开的第一导电块，在所述第一导电块之间的区域限定内区，并且在所述第一导电块之外的区域限定外区；

形成多个源极区，每个源极区设置在所述衬底中和所述内区中的一个内区中；

形成第二导电块，每个导电块设置在所述源极区中的一个源极区上方且与之绝缘；

形成第三导电块，每个导电块设置在所述外区中的一个外区中，并且设置在所述衬底上方且与之绝缘；

在所述第一导电块、所述第二导电块和所述第三导电块上方形成保护层；

在所述保护层的所述形成之后：

在所述衬底的第二表面区域中执行硅蚀刻以形成所述衬底的鳍片，以及

形成第四导电块，每个导电块沿着所述衬底的所述鳍片中的一个鳍片的顶表面和侧表面延伸且与之绝缘；以及

在所述硅蚀刻的所述执行和所述第四导电块的所述形成之后：

去除所述保护层，

执行蚀刻以选择性地去除所述第三导电块中的每个导电块的中间部分，

形成多个漏极区，每个漏极区设置在所述衬底中且与所述第三导电块中的一个导电块相邻，以及

在所述衬底的所述鳍片中的每个鳍片中形成第二源极区和第二漏极区。

2.根据权利要求1所述的方法，其中对于所述衬底的所述鳍片中的每个鳍片，所述第四导电块设置在所述第二源极区与所述第二漏极区之间。

3.根据权利要求1所述的方法，其中所述第二导电块和所述第三导电块的所述形成包括：

在所述衬底上方形成导电材料层；以及

执行化学机械抛光工艺以平面化所述导电材料层的顶表面。

4.根据权利要求1所述的方法，其中所述第四导电块通过高K电介质层与所述衬底的所述鳍片的所述顶表面和所述侧表面绝缘。

5.根据权利要求4所述的方法，其中所述第四导电块包括金属材料。

6.根据权利要求5所述的方法，其中所述第一导电块、所述第二导电块和所述第三导电块包括多晶硅材料。

7.根据权利要求1所述的方法，还包括：

在所述衬底的第三表面区域上方且与之绝缘地形成第五导电块；以及

在所述衬底的所述第三表面区域中与所述第五导电块相邻地形成第三源极区和第三漏极区。

8.根据权利要求7所述的方法，其中所述第二导电块、所述第三导电块和所述第五导电块的所述形成包括：

在所述衬底的所述第一表面区域上形成第一氧化物层；

在所述衬底的所述第三表面区域上形成第二氧化物层；

使用多晶硅沉积工艺在所述第一氧化物层和所述第二氧化物层上形成多晶硅层；

所述执行所述蚀刻以选择性地去除所述第三导电块中的每个导电块的所述中间部分还包括去除所述第二氧化物层上方的所述多晶硅层的选定部分；

其中所述第二氧化物层具有大于所述第一氧化物层的厚度的厚度。