[发明专利]具有优化层的碳化硅金属氧化物半导体（MOS）装置中的电场屏蔽

权利要求书

1.一种半导体装置，包含：

至少部分地设置在具有第一导电类型的半导体装置层中的多个装置单元，其中所述多个装置单元中的每个装置单元包含：

具有第一导电类型的漂移层；

从所述半导体装置层的表面延伸到所述漂移层并且具有所述第一导电类型的优化层，其中所述优化层具有大于所述漂移层的平均掺杂浓度的平均掺杂浓度；

具有所述第一导电类型的、至少部分地设置在所述优化层内的源极区；

具有第二导电类型的、至少部分地设置在所述优化层内与所述源极区相邻的沟道区；以及

具有所述第一导电类型和第二掺杂浓度的、设置在所述优化层内在所述多个装置单元的所述沟道区之间的JFET区，其中所述JFET区在所述装置单元的阱区和邻接装置单元的阱区的平行部分之间具有平行JFET宽度；以及

具有所述第一导电类型和第一掺杂浓度的多个设置在优化层内的屏蔽区，其中所述多个设置在优化层内的屏蔽区至少部分地被设置在所述多个装置单元的邻接装置单元的所述沟道区之间的所述JFET区的一部分内，

其中所述优化层具有倒掺杂剖面，所述倒掺杂剖面在所述半导体装置层的表面的第一掺杂剂浓度到距离所述半导体装置层的所述表面第一深度处的第二浓度之间增加掺杂浓度，并且在半导体层的漂移区和所述第一深度之间保持所述第二浓度，其中第二掺杂剂浓度在所述第一掺杂剂浓度的四倍和十倍之间。

2.如权利要求1所述的装置，其中所述优化层的所述平均掺杂浓度在所述漂移层的所述平均掺杂浓度的两倍和十五倍之间。

3.如权利要求1所述的装置，其中所述多个设置在优化层内的屏蔽区中的每个具有与所述漂移层的掺杂浓度相同的掺杂浓度。

4.如权利要求1所述的装置，其中所述第一深度在0.15 µm和0.3 µm之间，所述第二掺杂剂浓度在5×10¹⁵ cm^-3和5×10¹⁶ cm^-3之间，并且第三掺杂剂浓度在5×10¹⁶ cm^-3和1×10¹⁷cm^-3之间。

5.如权利要求1所述的装置，其中所述第二掺杂剂浓度小于所述沟道区的平均掺杂剂浓度的20%。

6.如权利要求1所述的装置，其中所述半导体层是碳化硅（SiC）半导体装置层。

7.如权利要求1所述的装置，其中所述多个设置在优化层内的屏蔽区中的每个与所述多个装置单元的至少一个装置单元的所述阱区的一部分重叠。

8.如权利要求7所述的装置，其中所述多个设置在优化层内的屏蔽区中的每个与所述多个装置单元的至少两个装置单元的所述阱区的一部分重叠。

9.如权利要求8所述的装置，其中所述多个设置在优化层内的屏蔽区中的每个与所述多个装置单元的至少三个装置单元的所述阱区的一部分重叠。

10.如权利要求7所述的装置，其中所述多个设置在优化层内的屏蔽区进一步与所述多个装置单元的所述源极区的一部分重叠。

11.如权利要求1所述的装置，其中所述多个设置在优化层内的屏蔽区不与所述多个装置单元的所述阱区重叠。

12.如权利要求1所述的装置，其中所述多个设置在优化层内的屏蔽区占据所述多个装置单元中的每个的面积的1%和30%之间。

13.如权利要求12所述的装置，其中所述多个设置在优化层内的屏蔽区占据所述多个装置单元中的每个的面积的5%和20%之间。

14.如权利要求13所述的装置，其中所述多个设置在优化层内的屏蔽区占据所述多个装置单元中的每个的面积的7%和15%之间。