[发明专利]快闪存储器的编程电路、编程方法及快闪存储器

权利要求书

1.一种快闪存储器的编程电路，其特征在于，包括串联的编程晶体管和存储单元，所述编程晶体管的栅极接字线，存储单元的栅极连接控制栅，所述编程晶体管的一端与位线相连，另一端与所述存储单元的一端相连，存储单元的另一端与源线相连；分至少两个时序段向控制栅分别施加不同压值的电压，且后一时序段施加的电压高于前一时序段施加的电压。

2.根据权利要求1所述的快闪存储器的编程电路，其特征在于，所述存储单元为P型掺杂存储单元或N型掺杂存储单元。

3.根据权利要求1所述的快闪存储器的编程电路，其特征在于，编程晶体管为P型掺杂晶体管。

4.根据权利要求1所述的快闪存储器的编程电路，其特征在于，分两个时序段向控制栅分别施加不同压值的电压。

5.根据权利要求3所述的快闪存储器的编程电路，其特征在于，所述存储单元为P型掺杂存储单元，所述编程晶体管的源极与位线相连，编程晶体管的漏极与所述存储单元的源极相连，存储单元的漏极与源线相连。

6.根据权利要求3所述的快闪存储器的编程电路，其特征在于，所述存储单元为N型掺杂存储单元，所述编程晶体管的源极与位线相连，编程晶体管的漏极与所述存储单元的漏极相连，存储单元的源极与源线相连。

7.一种快闪存储器的编程方法，其特征在于，所述快闪存储器包括编程电路，所述编程电路包括串联的编程晶体管和存储单元，所述编程晶体管的栅极接字线，存储单元的栅极连接控制栅，所述编程晶体管的一端与位线相连，另一端与所述存储单元的一端相连，存储单元的另一端与源线相连；分两个时序段向控制栅分别施加不同压值的电压，两个时序段分别为第一时序段和第二时序段。

8.根据权利要求7所述的方法，其特征在于，所述方法包括步骤：

在位线和源线之间施加提供沟道电流的恒定正向电压；

在字线施加恒定电压以开启编程晶体管；

在第一时序段向控制栅施加恒定的第一电压，在第二时序段向控制栅施加恒定的第二电压。

9.根据权利要求8所述的方法，其特征在于，若编程晶体管为P型掺杂晶体管，存储单元为P型掺杂存储单元，则对晶体管的衬底和存储单元的衬底施加大小和方向均相同的电压；若编程晶体管为P型掺杂晶体管，存储单元为N型掺杂存储单元，则分别对晶体管的衬底和存储单元的衬底施加大小和方向均不同的电压。

10.根据权利要求9所述的方法，其特征在于，在字线施加的电压与控制栅在第一时序段施加的电压相同。

11.一种快闪存储器，其特征在于，包括如权利要求1所述的编程电路。