[发明专利]使用具有多种材料的层对基底进行图案化的方法

说明书

本文的技术使得能够集成堆叠材料和多种颜色的材料并且不需要腐蚀性气体来进行蚀刻。该技术能够实现用于自对准图案缩小的多线层，其中所有层或颜色或材料可以限于含硅材料和有机材料。这样的技术能够利用用于自对准阻挡的完全非腐蚀性蚀刻相容堆叠实现5nm后段制程沟槽图案化的自对准阻挡集成。实施方案包括使用材料相同但高度不同的线，以基于材料的种类和/或材料高度和蚀刻速率提供对数条线中的一者的蚀刻选择性。

相关申请的交叉引用

本申请要求于2016年5月23日提交的题为“使用具有多种材料的层对基底进行图案化的方法(Method for Patterning a Substrate Using a Layer with MultipleMaterials)”的美国临时专利申请第62/340,279号的权益，其全部内容通过引用并入本文。

背景技术

本公开内容涉及基底处理，并且更具体地涉及用于对基底进行图案化包括对半导体晶片进行图案化的技术。

在光刻工艺中收缩线宽的方法历来涉及使用较大NA的光学器件(numericalaperture，数值孔径)、较短的曝光波长或除空气以外的界面介质(例如，水浸)。随着常规光刻工艺的分辨率接近理论极限，制造商已开始转向双重图案化(DP)方法以克服光学限制。

在材料处理方法学(例如，光刻)中，产生图案化的层包括将辐射敏感性材料(例如，光致抗蚀剂)的薄层施加到基底的上表面。该辐射敏感材料被转换成凹凸图案(reliefpattern)，该凹凸图案可以用作将图案转移至基底上的下层中的蚀刻掩模。辐射敏感材料的图案化通常涉及使用例如光刻系统通过中间掩模(reticle)(和相关联的光学器件)将光化辐射暴露到辐射敏感材料上。然后，可以在该曝光之后使用显影溶剂移除辐射敏感材料的被辐射区域(如在正性光致抗蚀剂的情况下)或未被辐射区域(如在负性抗蚀剂的情况下)。该掩模层可以包括多个子层。

用于将辐射或光的图案暴露到基底上的常规光刻技术具有以下多种挑战：限制暴露的特征的尺寸以及限制暴露的特征之间的节距(pitch)或间隔。减轻暴露限制的一种常规技术是使用双重图案化方法以允许以比目前用常规光刻技术可能的节距更小的节距对更小特征进行图案化。

发明内容

半导体技术不断发展到更小的特征尺寸，包括14纳米、7nm、5nm和更小的特征尺寸。各种元件所制造的特征尺寸的该持续减小对用于形成特征的技术提出了越来越高的要求。可以使用“节距”的概念来描述这些特征的尺寸。节距是两个相邻重复特征中的两个相同点之间的距离。半节距则是阵列的相同特征之间距离的一半。

节距减小技术(通常有些错误但常规上被称为“节距倍增”，如通过“节距加倍”等所例示的)可以将光刻能力扩展到超越特征尺寸限制(光学分辨率限制)。也就是说，常规的使节距倍增(更准确地，节距减小或者节距密度的倍增)特定因数涉及将目标节距减小指定因数。通常认为193nm浸没式光刻所使用的双重图案化技术是图案化22nm节点及更小尺寸的最有前途的技术之一。值得注意的是，自对准间隔物双重图案化(SADP)已经被建立为节距密度加倍工艺，并且已经适用于NAND闪存装置的大批量制造。此外，重复SADP步骤两次以使节距成四倍可以获得超精细分辨率。

虽然存在增加图案密度或节距密度的若干图案化技术，但是常规图案化技术遭受蚀刻特征的不良分辨率或粗糙表面的问题。因此，常规技术无法提供非常小的尺寸(20nm和更小)所需的均匀性和保真度的水平。可靠的光刻技术可以产生具有约80nm节距的特征。然而，常规的和新兴的设计规范期望制造具有小于约20nm或10nm的临界尺寸的特征。此外，利用节距密度加倍和四倍技术，可以创建亚分辨率线，但是在这些线之间进行切割或连接具有挑战性，尤其是因为这种切割所需的节距和尺寸远低于常规光刻系统的能力。