[发明专利]用于不同尺寸的管芯的多芯片封装

说明书

公开了与用于不同尺寸的半导体管芯的堆叠体的集成封装相关联的设备、方法和存储介质。在实施例中，包括不同尺寸的管芯的设备可以包括具有第一侧和与第一侧相对的第二侧的第一管芯以及具有第一侧和与第一侧相对的第二侧的第二较小管芯。第一管芯的第二侧可以比第二管芯的第一侧小，并且可以与第二管芯的第一侧耦合，以使得第二管芯的第一侧的部分被暴露。该设备可以包括与第二管芯的第一侧的该部分耦合并从该部分延伸通过外壳到达与外壳的一侧耦合的重新分布层以将管芯电耦合的引线。可以公开和/或主张其它实施例。

相关申请

本申请要求2016年6月29日提交的标题为“MULTICHIP PACKAGING FOR DICE OFDIFFERENT SIZES”的美国申请15/197,494的优先权。

技术领域

本公开涉及用于针对不同尺寸的管芯的多芯片封装的技术。

背景技术

本文提供的背景技术的目的在于总体上给出本公开的语境。除非在本文中另外指明，否则本节中描述的材料并不是本申请中权利要求的现有技术，并且并不是通过包括在本节中而被认为是现有技术。

倒装芯片和/或TSV(穿硅过孔)技术可以用于多芯片封装(MCP)。然而，为了避免设计复杂性和/或与倒装芯片和/或TSV技术相关联的成本，或出于其它原因，可能优选的是引线接合。在典型的引线接合示例中，多芯片封装(MCP)可以利用印刷电路板(PCB)。PCB上的接合指可以布置于PCB上的一个或多个芯片周围以提供对应于外部器件的接触点。可以从芯片的相对于PCB的表面升高的表面向下朝向接合指悬挂引线。

随着接合密度(接合引线的数量)增大，悬挂的引线之间所需的净空量(为避免短路)可能变得不可行和/或PCB的接合指的尺寸可能需要很大，以使得必要引线能够连接到衬底，这可能会影响封装的xy尺度。而且，在多层级情形(即，管芯的堆叠体)中，可能不能在将接近PCB的层级上的所有焊盘都接合之前将与PCB相距最远的层级上的焊盘接合。

附图说明

结合附图根据以下具体实施方式，将容易理解实施例。为了方便这种描述，类似的附图标记指示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。

图1示出了根据各种实施例的用于不同尺寸管芯的多芯片封装的管芯。

图2示出了根据各种实施例的图1的多芯片封装的示例的截面图，图1的多芯片封装包括包围从芯片表面延伸的引线的外壳。

图3示出了根据各种实施例的图2的示例的等距视图，其示出了被外壳暴露的引线的端部。

图4示出了根据各种实施例的图3的示例的截面图，其包括耦合到引线的端部的重新分布层(RDL)。

图5示出了用于形成针对不同尺寸的半导体管芯的堆叠体的集成电路封装的过程。

图6示出了根据各种实施例的可以采用本文所述的设备和/或方法的示例性计算装置。

具体实施方式

本文公开了与用于不同尺寸的半导体管芯的堆叠体的集成封装相关联的设备、方法和存储介质。在实施例中，包括不同尺寸的管芯的设备可以包括具有第一侧和与第一侧相对的第二侧的第一管芯以及具有第一侧和与第一侧相对的第二侧的第二较小管芯。第一管芯的第二侧可以比第二管芯的第一侧小并且可以与其耦合，以使得第二管芯的第一侧的部分被暴露。该设备可以包括与第二管芯的第一侧的该部分耦合并从该部分延伸通过外壳到达与外壳的一侧耦合的重新分布层(RDL)以将管芯电耦合的引线。在一些实施例中，该设备可以包括与第一管芯的第一侧耦合并从其延伸通过外壳到达RDL的引线。可以公开和/或主张其它实施例。