[发明专利]半导体装置及半导体装置的制造方法

说明书

碳化硅半导体装置具有设置于n⁺型碳化硅基板(1)的正面的n⁺型漂移层(2)，在n⁺型漂移层(2)的表面层设置有第一p⁺型区(3)，在n⁺型碳化硅基板(1)的正面侧，形成有沟槽(16)。第一p⁺型区(3)由深的第一p⁺型区(3a)和浅的第一p⁺型区(3b)构成，所述深的第一p⁺型区(3a)位于比沟槽(16)的底部更深的位置，所述浅的第一p⁺型区(3b)位于比沟槽(16)的底部更浅的位置，在深的第一p⁺型区(3a)中，以预定的比例注入其他元素，所述其他元素是与通过决定第11p⁺型区(3)的导电型的杂质而排出的元素进行结合的元素。

技术领域

本发明涉及半导体装置及半导体装置的制造方法。

背景技术

以往，在功率半导体元件中，为了实现元件的导通电阻的降低，制出(制造出)具有沟槽结构的纵型MOSFET(Metal Oxied Semiconductor Field Effect Transistor：绝缘栅型场效应晶体管)。在纵型MOSFET中，由于沟道相对于基板表面垂直地形成的沟槽结构与沟道相对于基板表面平行地形成的平面结构相比，能够增大单位面积的单元密度，所以能够增加单位面积中的电流密度，从成本方面来看是有利的。

然而，在纵型MOSFET形成沟槽结构时，为了沿垂直方向形成沟道而成为利用栅极绝缘膜覆盖整个沟槽内壁的结构，由于栅极绝缘膜的沟槽底部的部分靠近漏电极，所以高电场易于被施加到栅极绝缘膜的沟槽底部的部分。特别是，因为在宽带隙半导体(带隙比硅宽的半导体，例如碳化硅(SiC))中制成超高耐压元件，所以沟槽底部对栅极绝缘膜的负面影响使可靠性大幅度降低。

作为解决这样的问题的方法，在沟槽结构的纵型MOSFET中，提出了在沟槽与沟槽之间平行于沟槽地设置p⁺型区的技术(例如，参照下述专利文献1)。

图9是表示以往的纵型MOSFET的构成的剖视图。在n⁺型碳化硅基板1的正面堆积n型漂移层2。在n型漂移层2的相对于n⁺型碳化硅基板1侧为相反一侧的表面侧，设置有n型外延层5。另外，在n型漂移层2的相对于n⁺型碳化硅基板1侧为相反一侧的表面层，选择性地设置有第一p⁺型区3。

另外，在以往的纵向型MOSFET，还设置有p型基层6、n⁺型源极区7、p⁺⁺型接触区8、栅极绝缘膜9、栅电极10、背面电极13以及沟槽16。

在图9的构成的纵型MOSFET中，由于第一p⁺型区3与n型外延层5之间的pn结位于比沟槽16深的位置，所以电场集中在第一p⁺型区3与n型外延层5的边界，能够缓解沟槽16的底部的电场集中。

现有技术文献

专利文献

专利文献1：日本特开2009-260253号公报

发明内容

技术问题

然而，在以往的沟槽型碳化硅半导体装置中，由于随着电压而增加的漏极-源极间的泄漏电流，在高电压区域产生大量的泄漏电流。图10是表示以往的沟槽型碳化硅半导体装置的高电压泄漏的曲线图。图10中，纵轴表示漏极饱和电流，单位是A。另外，横轴表示漏极-源极间电压，单位为V。如图10所示，在半导体装置中，在高电压下，产生1μA左右的漏电流。

本发明的目的在于，提供一种能够抑制高电压泄漏的半导体装置及半导体装置的制造方法。

技术问题