[发明专利]受保护的芯片有效
申请号: | 201780034277.8 | 申请日: | 2017-06-02 |
公开(公告)号: | CN109314084B | 公开(公告)日: | 2022-05-24 |
发明(设计)人: | G.J.德克 | 申请(专利权)人: | 爱迪德技术有限公司 |
主分类号: | H01L23/00 | 分类号: | H01L23/00;H01L25/065;H01L23/544 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 周学斌;闫小龙 |
地址: | 荷兰霍*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 保护 芯片 | ||
1.一种使具有半导体芯片的相应个体化数据的一批半导体芯片中的半导体芯片个体化的方法,所述方法包括:
将多个电路布局应用于所述半导体芯片以在所述半导体芯片上形成多个电路,
其中对于每一个电路布局:
所述电路布局被布置成使得:
(a)对应电路当被触发时落入到两个或更多个相应的触发状态中的任一个中,以及
(b)所述两个或更多个相应的触发状态之一是由所述电路布局定义的相应的优选状态,
其中所述多个电路中的电路的多个相应的优选状态对所述个体化数据编码,并且其中所述批半导体芯片中的每一个个体化半导体芯片包括通用电路。
2.根据权利要求1所述的方法,其中所述多个电路中的电路的多个相应的优选状态使用纠错码来对所述个体化数据编码。
3.根据权利要求1或2所述的方法,其中对于一个或多个电路布局:
每一个电路布局包括两个或更多个相应的变体子电路布局,每一个相应的子电路布局对应于与所述电路布局相对应的电路的相应的触发状态。
4.根据权利要求3所述的方法,其中对于所述一个或多个电路布局中的每一个:
所述相应的变体子电路布局之一包括:相对于其他相应的变体子电路布局的电路布局变化,其中所述电路布局变化包括功能元件的尺寸、功能元件的位置偏移和功能元件的特性中的任一个。
5.根据权利要求4所述的方法,其中所述功能元件包括下述各项中的任一个:
栅极;
源极;
漏极;
阱;
电阻器;
电容器;以及
连接。
6.根据权利要求5所述的方法,其中使用较粗糙分辨率在所述半导体芯片上形成所述通用电路,其中所述电路布局变化定义了通过应用所述相应的变体子电路之一而形成的变体子电路相对于通过应用不能以所述较粗糙分辨率来分辨的其他相应的变体子电路布局而形成的变体子电路的差异。
7.根据权利要求1或2所述的方法,其中使用较粗糙分辨率在所述半导体芯片上形成所述通用电路,其中所述多个电路布局中的至少一个电路布局包括不能以所述较粗糙分辨率来分辨的一组功能元件。
8.根据权利要求1所述的方法,其中使用具有较精细分辨率的射束控制光刻工艺来应用至少一个电路布局,以及
使用基于掩模的光刻工艺来在所述半导体芯片上形成所述通用电路。
9.根据权利要求1或2所述的方法,其中所述个体化数据包括一个或多个密码密钥。
10.根据权利要求1或2所述的方法,其中所述个体化数据包括指定了对所述个体化半导体芯片可用的通用电路的功能的一个或多个启用向量。
11.根据权利要求1或2所述的方法,其中所述电路布局中的任一个包括相应的混淆电路布局。
12.一批个体化半导体芯片,每一个个体化半导体芯片包括:
通用电路;以及
相应的个体化的多个电路,
其中对于所述相应的多个电路中的每一个电路:
所述电路对应于相应的电路布局,所述相应的电路布局被布置成使得:
(a)所述对应电路当被触发时落入到两个或更多个相应的触发状态中的任一个中,以及
(b)所述两个或更多个相应的触发状态之一是由所述电路布局定义的相应的优选状态,
其中所述相应的个体化的多个相应的优选状态对相应的个体化数据编码。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱迪德技术有限公司,未经爱迪德技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780034277.8/1.html,转载请声明来源钻瓜专利网。