[发明专利]用于向量的元素排序的装置、方法和系统

说明书

描述了关于向量的元素排序的系统、方法和装置。在一个实施例中，处理器包括：解码器，用于将指令解码为经解码的指令；以及执行单元，用于执行经解码的指令以：提供用于比较矩阵的存储以存储针对输入向量的每个元素与输入向量的其他元素比较的比较值；对输入向量的与比较矩阵的主对角线上方的比较值的存储对应的元素执行比较操作；对输入向量的与比较矩阵的主对角线下方的比较值的存储对应的元素执行不同的操作；将比较操作和不同的操作的结果存储在比较矩阵中。

技术领域

本公开总体上涉及电子学，更具体地，本公开的实施例涉及用于向量的元素排序的装置、方法和系统。

背景技术

处理器或处理器集合执行来自指令集(例如，指令集架构(ISA))的指令。指令集是计算机架构的关于编程的部分，并且一般包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出(I/O)。应当注意，术语“指令”在本文中可以指宏指令或指微指令，该宏指令例如，提供给处理器供执行的指令，该微指令例如，由处理器的解码器解码宏指令所产生的指令。

附图说明

在所附附图中以示例方式而非限制方式图示本公开，在附图中，类似的附图标记指示类似的要素，其中：

图1图示根据本公开的实施例的耦合至存储器的硬件处理器。

图2图示根据本公开的实施例的排序操作。

图3图示根据本公开的实施例的排序操作。

图4图示根据本公开的实施例的用于解码并执行填充比较矩阵指令的硬件处理器。

图5图示根据本公开的实施例的用于解码并执行填充控制向量指令的硬件处理器。

图6图示根据本公开的实施例的用于解码并执行向量置换索引指令的硬件处理器。

图7图示根据本公开的实施例的用于解码并执行向量置换值指令的硬件处理器。

图8图示根据本公开的实施例的用于解码并执行向量置换指令的硬件处理器。

图9图示根据本公开的实施例的用于解码并执行填充第一比较三角形部分指令的硬件处理器。

图10图示根据本公开的实施例的用于解码并执行填充控制向量指令的硬件处理器。

图11图示根据本公开的实施例的用于解码并执行填充第二比较三角形部分指令的硬件处理器。

图12图示根据本公开的实施例的用于解码并执行向量置换指令的硬件处理器。

图13图示根据本公开的实施例的用于解码并执行属性计数指令的硬件处理器。

图14图示根据本公开的实施例的流程图。

图15A是图示根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图15B是图示根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图16A是图示根据本公开的实施例的用于图15A和图15B中的通用向量友好指令格式的字段的框图。

图16B是图示根据本公开的一个实施例的构成完整操作码字段的图16A中的专用向量友好指令格式的字段的框图。

图16C是图示根据本公开的一个实施例的构成寄存器索引字段的图16A中的专用向量友好指令格式的字段的框图。

图16D是图示根据本公开的一个实施例的构成扩充操作字段1550的图16A中的专用向量友好指令格式的字段的框图。

图17是根据本公开的一个实施例的寄存器架构的框图。