[发明专利]具有用以加速大数据应用的计算引擎的非易失性存储系统

权利要求书

1.一种非易失性存储系统，包括：

控制器；以及

存储器管芯，所述存储器管芯包括：

衬底；

单片三维非易失性存储器结构，其中多个存储器级作为所述存储器管芯的部分形成在所述衬底上方，在所述存储器级之间没有居间衬底；

计算引擎，所述计算引擎被配置为对存储在所述存储器结构中的数据的内容执行数据操纵操作，以及

纠错引擎，所述计算引擎和所述纠错引擎在所述衬底的顶部表面上并且在所述存储器管芯的存储器结构下方实现。

2.根据权利要求1所述的非易失性存储系统，其中：

所述控制器被配置为暴露应用编程接口，所述应用编程接口可由主机应用程序使用以由所述计算引擎对存储在所述存储器结构中的数据的内容执行数据操纵操作；并且

所述控制器进一步被配置为在所述控制器和所述计算引擎之间传输命令。

3.根据权利要求2所述的非易失性存储系统，其中：

所述纠错引擎被配置为解码存储在所述存储器管芯中的数据，并将所述解码的数据呈现给所述计算引擎，以便所述计算引擎对所述解码的数据执行数据操纵操作。

4.根据权利要求2所述的非易失性存储系统，其中：

所述计算引擎被进一步配置为搜索存储在所述存储器结构中的数据流；并且

所述计算引擎被进一步配置为以由所述主机应用程序指定的顺序对存储在所述存储器结构中的数据流进行排序。

5.根据权利要求1所述的非易失性存储系统，其中：

所述控制器包括附加计算引擎。

6.根据权利要求5所述的非易失性存储系统，其中：

所述附加计算引擎被配置为执行快闪转换层。

7.根据权利要求1所述的非易失性存储系统，其中：

所述计算引擎由多个非易失性FPGA实现，所述多个非易失性FPGA由所述非易失性存储器结构配置。

8.根据权利要求1所述的非易失性存储系统，其中：

所述控制器包括前端处理器电路以及连接到所述前端处理器电路的后端处理器电路，所述存储器管芯连接到所述后端处理器电路。

9.根据权利要求8所述的非易失性存储系统，其中：

所述前端处理器电路被配置为实现快闪转换层，包括执行存储器管理、逻辑到物理地址转换、与主机的通信、本地易失性存储器的管理以及所述非易失性存储系统的操作的管理。

10.根据权利要求8所述的非易失性存储系统，其中：

所述后端处理器电路被配置为应所述前端处理器电路的请求管理所述存储器管芯中的存储器操作，包括编程、读取和擦除所述存储器管芯。

11.根据权利要求8所述的非易失性存储系统，还包括：

附加后端处理器电路；以及

附加存储器管芯，所述附加后端处理器电路中的每个附加后端处理器电路与所述前端处理器电路以及所述附加存储器管芯中的一个或多个附加存储器管芯通信；并且

其中，所述前端处理器电路是所述后端处理器电路和所述附加后端处理器电路的主电路，所述后端处理器电路是所述前端处理器电路的从电路，所述附加后端处理器电路是所述前端处理器电路的从电路。

12.根据权利要求8所述的非易失性存储系统，其中：

所述控制器包括本地易失性存储器和附加计算引擎；

所述附加计算引擎连接到所述本地易失性存储器以及所述后端处理器电路和所述存储器管芯之间的接口。

13.根据权利要求8所述的非易失性存储系统，其中

所述前端处理器电路包括到主机的接口，所述计算引擎定位在到所述主机的所述接口的存储系统侧上。

14.一种操作非易失性存储系统的方法，包括：

与主机接合，所述接合由控制器执行；

响应于所述控制器而访问存储器管芯的单片三维非易失性存储器结构中的数据，，所述存储器管芯包括衬底、单片三维非易失性存储器结构、计算引擎和纠错引擎，其中多个存储器级作为所述存储器管芯的部分形成在所述衬底上方，在所述存储器级之间没有居间衬底，所述计算引擎和所述纠错引擎在所述衬底的顶部表面上并且在所述存储器管芯的存储器结构下方实现；

使用所述存储器管芯的所述纠错引擎解码所述访问的数据；以及

使用所述存储器管芯的所述计算引擎对所述解码的数据执行数据操作。