[发明专利]具有可变输出电压限制的恒定阻抗发射器

权利要求书

1.一种发射器，包括：

输出信号端子；

多个上拉路径，并联耦合在所述输出信号端子和用于提供低电源电压的电源节点之间，其中每个上拉路径包括与第二上拉晶体管串联的第一上拉晶体管；

多个下拉路径，并联耦合在所述输出信号端子和地之间，其中每个下拉路径包括与第二下拉晶体管串联的第一下拉晶体管；以及

控制器，被配置成响应于输入数据信号的第一二进制值，将来自所述多个上拉路径中的上拉路径子集中的所述第二上拉晶体管导通，并且将所述上拉路径子集中的所述第一上拉晶体管配置为导通，并且其中所述控制器还被配置成响应于所述输入数据信号的第二二进制值，将来自所述多个下拉路径中的下拉路径子集中的所述第二下拉晶体管导通并且将所述下拉路径子集中的所述第一下拉晶体管配置为导通，

其中每个上拉路径的第一上拉晶体管是PMOS晶体管，所述PMOS晶体管具有耦合到所述电源节点的源极，并且其中每个上拉路径的第二上拉晶体管是NMOS晶体管，所述NMOS晶体管具有耦合到所述上拉路径的PMOS晶体管的漏极的漏极，以及耦合到所述输出信号端子的源极。

2.根据权利要求1所述的发射器，其中每个PMOS晶体管是薄氧化物晶体管，并且其中每个NMOS晶体管是厚氧化物晶体管，其中用于每个厚氧化物晶体管的栅极氧化物层比用于每个薄氧化物晶体管的栅极氧化物层厚。

3.根据权利要求2所述的发射器，还包括：

用于所述NMOS晶体管的第一解码器；以及

用于所述PMOS晶体管的第二解码器，其中所述控制器被配置成使用提供给所述第一解码器的第一组控制位来导通所述NMOS晶体管，并且使用提供给所述第二解码器的第二组控制位来将所述PMOS晶体管配置为导通。

4.根据权利要求3所述的发射器，其中所述第一解码器和所述第二解码器都是温度计码解码器。

5.根据权利要求2所述的发射器，还包括多个第一多路复用器和多个第二多路复用器，所述多个第一多路复用器和多个第二多路复用器都一对一地对应于所述多个上拉路径，其中每个第一多路复用器被配置成在高电源电压和地之间选择以驱动对应的上拉路径中的所述NMOS晶体管的栅极，并且其中每个第二多路复用器被配置成在所述输入数据信号和所述低电源电压之间选择以驱动对应的上拉路径中的所述PMOS晶体管的栅极，并且其中所述高电源电压大于所述低电源电压。

6.根据权利要求5所述的发射器，其中所述控制器被配置成控制与所述上拉路径子集中的上拉路径相对应的所述第一多路复用器以选择所述高电源电压，并控制用于所述多个上拉路径中的除了所述上拉路径子集中的那些上拉路径以外的其余上拉路径的所述第一多路复用器以选择地。

7.根据权利要求5所述的发射器，其中所述控制器被配置成控制与所述上拉路径子集中的上拉路径相对应的所述第二多路复用器以选择所述输入数据信号，并控制用于所述多个上拉路径中的除了所述上拉路径子集中的那些上拉路径以外的其余上拉路径的所述第二多路复用器以选择所述低电源电压。

8.根据权利要求1所述的发射器，其中每个下拉路径中的所述第二下拉晶体管是厚氧化物NMOS晶体管，所述厚氧化物NMOS晶体管具有耦合到所述输出信号端子的漏极，并且其中每个下拉路径中的所述第一下拉晶体管是薄氧化物NMOS晶体管，所述薄氧化物NMOS晶体管具有耦合到所述下拉路径的厚氧化物NMOS晶体管的所述源极的漏极并且具有耦合到地的源极，并且其中用于每个厚氧化物NMOS晶体管的栅极氧化物的厚度比用于每个薄氧化物NMOS晶体管的栅极氧化物的厚度厚。