[发明专利]写入到交叉点非易失性存储器

说明书

本申请案涉及存储器装置，且更具体来说，涉及操作非易失性存储器阵列。描述针对非易失性存储器阵列的用于在目标存储器单元的重复存取操作期间防止对非目标存储器单元的干扰的方法、系统及装置。多个存储器单元可与共同导电线电子通信，且每一存储器单元可具有电非线性选择组件。在对目标存储器单元的存取操作(例如，读取或写入操作)之后，可通过将放电电压施加到所述共同导电线将非目标存储器单元放电。所述放电电压可(例如)具有与所述存取电压相反的极性。在其它实例中，可在存取尝试之间建立延迟以便将所述非目标存储器单元放电。

交叉参考

本专利申请案主张2017年6月2日申请的标题为“写入到交叉点非易失性存储器(Writing to Cross-Point Non-Volatile Memory)”的第PCT/US2017/035762号PCT申请案的优先权，所述申请案主张由王(Wang)等人在2016年6月29日申请的标题为“写入到交叉点非易失性存储器(Writing to Cross-Point Non-Volatile Memory)”的第15/197,416号美国专利申请案的优先权，所述申请案中每一者转让给其受让人，且所述申请案中的每一者以其全文引用方式明确并入本文中。

技术领域

技术领域涉及写入到交叉点非易失性存储器。

背景技术

以下大体上涉及存储器装置，且更具体来说，涉及操作非易失性存储器阵列。

存储器装置广泛地用于在各种电子装置(例如计算机、无线通信装置、相机、数字显示器及类似物)中存储信息。信息通过编程存储器装置的不同状态来存储。举例来说，二进制装置具有两种状态，通常由逻辑“1”或逻辑“0”标示。在其它系统中，可存储两种以上状态。为存取经存储信息，电子装置的组件可读取或感测存储器装置中的经存储状态。为存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在多种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、只读存储器(ROM)、快闪存储器、相变存储器(PCM)及其它存储器。存储器装置可为易失性或非易失性的。即使在不存在外部电源的情况下，非易失性存储器，例如，FeRAM，也可在延长的时间周期内维持其经存储逻辑状态。易失性存储器装置，例如，DRAM，可随着时间的推移丢失其经存储状态，除非其通过外部电源周期性地刷新。改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、减少电力消耗或降低制造成本以及其它度量。

在一些存储器架构中，多个存储器单元可与共同导电线电子通信。读取或写入存储器单元中的一者可影响其它非目标存储器单元。举例来说，重复地供能给共同导电线以读取或写入存储器单元中的一者可干扰或损坏非目标存储器单元中的经存储逻辑值。这可降低存储器阵列的性能或甚至危害存储器阵列的操作。

发明内容

描述了一种方法。在一些实例中，所述方法可包含：将第一电压施加到第一导电线，所述第一导电线与铁电存储器单元电子通信，所述铁电存储器单元与选择组件电子通信，其中所述第一电压在存取操作期间施加；将第二电压施加到第二导电线，所述第二导电线与所述选择组件电子通信，其中所述第二电压在所述存取操作期间施加，且其中在所述存取操作期间跨越所述铁电存储器单元及所述选择组件的电压包括所述第一电压与所述第二电压之间的差；及在所述存取操作之后的放电操作期间将第三电压施加到所述第一导电线，其中所述第三电压的振幅是至少部分基于所述选择组件的阈值电压。