[发明专利]半导体装置及其制造方法

说明书

提高包含功率半导体元件的半导体装置的制造成品率及可靠性。在具有相对于＜11‑20＞方向倾斜的晶体主表面的基板上，形成朝x方向延伸、且在与x方向垂直的y方向上彼此分离的多个沟槽DT。而且，通过由填充到沟槽DT内部的半导体层构成的p型支柱区域PC、以及由在y方向上彼此相邻的沟槽DT之间的基板部分构成的n型支柱区域NC，构成超结结构，沟槽DT的延伸方向(x方向)与＜11‑20＞方向的角度误差在±θ以内。这里，对于高度h、宽度w的沟槽，由{arctan{k×(w/h)}}/13确定。这里，k至少小于2，优选为小于等于0.9，进而优选为小于等于0.5，更进一步优选为小于等于0.3。

技术领域

本发明涉及一种半导体装置及其制造方法，例如能够适当地应用于包含以功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)为代表的功率半导体元件的半导体装置及其制造方法。

背景技术

作为本技术领域的背景技术，例如有日本特开2013-138171号公报(专利文献1)以及Ryoji Kosugi et.al.,Development of SiC super-junction(SJ)device by deeptrench-filling epitaxial growth,Materials Science Forum Vols.740-742(2013)pp785-788(非专利文献1)。

在专利文献1中记载了一种包括如下电荷平衡变化区域的半导体装置：即在单元区域中，构成超结(Super Junction)结构的n型支柱区域和p型支柱区域中的n型电荷量与p型电荷量相等，并且在周边区域中，超结结构中的n型电荷量随着朝向单元区域的外周方向而逐渐变得大于p型电荷量。

另外，在非专利文献1中报告了在制造超结结构的前提下，用SiC层回填4H-SiC基板上形成的宽度为2.7μm且深度为7μm的沟槽而不产生空隙的示例。

现有技术文献

专利文献

专利文献1：日本特开2013-138171号公报

非专利文献

非专利文献1：Ryoji Kosugi et.al.,Development of SiC super-junction(SJ)device by deep trench-filling epitaxial growth,Materials Science ForumVols.740-742(2013)pp 785-788

发明内容

发明所要解决的技术问题

超结结构的功率半导体元件包括既可确保高耐压又可降低接通电阻的优点。

超结结构的形成方法之一是沟槽填充法(也称作沟槽填充法。)。沟槽填充法由于可以制作具有深沟槽的超结结构，因此可在宽耐压范围内有效降低接通电阻。但是，为了实现高耐压的功率半导体元件，需要高纵横比的沟槽，然而在沟槽填充法中，通过填充式外延生长法以良好的成品率回填高纵横比的沟槽并非易事，存在包含功率半导体元件的半导体装置的制造成品率低的问题。

此外，在非专利文献1中，回填成功的再现性低并且原因不明。

用于解决技术问题的手段