[发明专利]用于增强的地址空间布局随机化的系统、设备和方法

说明书

一个实施例提供了一种设备。所述设备包含线性地址空间、元数据逻辑和增强的地址空间布局随机化（ASLR）逻辑。所述线性地址空间包含元数据数据结构。所述元数据逻辑要生成元数据值。所述增强的ASLR逻辑要将所述元数据值与线性地址组合到地址指针中并且要在由所述线性地址的至少部分所指向的位置将所述元数据值存储到所述元数据数据结构。所述地址指针对应于增强的地址空间中的表观地址。所述增强的地址空间的大小比所述线性地址空间的大小更大。

技术领域

本公开涉及地址空间布局随机化，具体涉及，增强的地址空间布局随机化。

背景技术

地址空间布局随机化(ASLR)是用于提升软件安全的机制。ASLR配置成使得对于攻击者来说预测目标地址更加困难。例如，为了执行返回-到-libc(return-to-libc)攻击，要被执行的代码必须在攻击之前被定位。在另一个示例中，在配置成在堆栈上注入壳代码(shell code)的攻击中，堆栈必须被定位。因此，为了攻击成功，攻击者必须确定代码/堆栈被定位在何处。

没有ASLR时(without ASLR)，每个库、堆栈和/或堆可被放置在相应的相同地址(不论何时其被启动)，从而允许攻击者“学习”并且因此预测可能的地址。有ASLR时(withASLR)，不是连贯地(consistently)布置应用、堆栈、堆和/或库的地址空间位置，而是每次存储器被分配用于所述应用、堆栈、堆和/或库时，随机化相应的地址空间位置。随机化的有效性与线性地址空间的大小有关。

附图说明

要求权利的主题的特征和优点将从与其一致的实施例的以下详细描述而变得显而易见，所述描述应参考附图来考虑，附图中：

图1示出与本公开的若干实施例一致的系统的功能性块图(block diagram)；

图2是示出与本公开的若干实施例一致的元数据数据结构的示例；

图3示出与本公开的一个实施例一致的使用增强的地址空间布局随机化的存储器对象分布；

图4是根据本公开的各个实施例的增强的地址空间布局随机化操作的流程图；以及

图5是根据本公开的各个实施例的存储器损坏(corruption)检测操作的流程图。

尽管以下“具体实施方式”将对于说明性实施例进行参考而继续，但是其许多备选、修改、和变更将对本领域技术人员是显而易见的。

具体实施方式

ASLR配置成减小攻击者至少部分基于对存储器对象的先前位置的认识来确定存储器对象的位置的可能性。ASLR的有效性可通过增加熵(例如，增加搜索空间的大小)来提升。因此，熵可例如通过增加线性(即，虚拟)地址空间的大小而被增加。线性存储器(以及线性地址空间)对应于虚拟存储器，配置成促进由一个或更多应用来利用物理存储器和/或存储装置的抽象。线性地址空间的大小与关联于线性地址空间的线性地址的以比特为单位的大小(size in bits)有关。线性地址比特的数量以及因此线性地址空间的大小可由处理器配置、指令集架构(ISA)和/或操作系统(OS)特性所约束。

地址指针(即，指向线性地址的指针)可包含比被实际用于寻址线性存储器更多的比特。例如，地址指针可包含64比特并且线性地址可包含48比特。换言之，尽管地址指针包含64比特，但是处理器电路、地址总线等可配置成容纳48比特。较高阶比特(例如，地址指针的比特48至63)可通常是“规范的”，意味着较高阶比特可被设置等于比特47的值。

线性地址空间通常配置成包含用户部分以及为操作系统而保留的部分(“OS部分”)。对于48-比特线性地址，在绝大多数情况中，等于零的最高有效线性地址比特(即，比特47)对应于用户部分，并且等于一的比特47对应于OS部分。因此，线性地址空间的用户部分可包含128兆兆字节(terabyte,TB)并且线性地址空间的OS部分可包含存储器的128TB。