[发明专利]在SIMD架构中用于通道混洗的混洗器电路

说明书

本发明描述用以执行混洗操作的技术。描述具有较小纵横制的混洗器电路，而不是使用全通道到全通道纵横制。所述混洗器电路通过将从处理通道接收的数据重排序且输出所述经重排序数据而分段执行所述混洗操作。

技术领域

本发明涉及单指令多数据(SIMD)结构中的数据处理。

背景技术

例如图形处理单元(GPU)等各种类型的处理单元设计成具有单指令多数据(SIMD)结构。在SIMD结构中，存在多个处理通道，其中每一处理通道执行同一指令，但具有不同数据。

发明内容

本发明描述在具有SIMD架构的处理单元的不同处理通道之间混洗数据的实例方法。为了执行混洗，本发明描述混洗器电路。所述混洗器电路从处理通道的子组(称为处理通道的源子组)接收数据，跨越源通道执行混洗操作(例如，将数据重排序)，且将经重排序数据输出到处理通道。虽然所有处理通道被发送来自混洗器电路的数据，但仅处理通道的子组(称为处理通道的目的地子组)可将经重排序数据写入到对应寄存器用于存储，且其余处理通道可丢弃经重排序数据。混洗器电路可从处理通道的连续源子组接收数据，将接收的数据重排序，且处理通道的连续目的地子组可能够将经重排序数据写入到对应寄存器。

以此方式，混洗器电路可对数据的子组分段混洗数据。如本发明中所描述，利用分段混洗数据的混洗器电路允许数据混洗而不需要每一处理通道之间的物理连接，所述物理连接将需要额外电路空间且当混洗数据时增加功率消耗。

在一个实例中，本发明描述一种用于处理数据的装置，所述装置包括：多个处理通道，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据(SIMD)结构配置；以及混洗器电路。所述混洗器电路经配置以从处理通道的源子组接收数据，响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从处理通道的源子组接收的数据重排序，且将经重排序数据输出到处理通道，其中所述处理通道的目的地子组将经重排序数据存储于对应寄存器中，且其中除处理通道的目的地子组外的处理通道丢弃接收的经重排序数据。

在一个实例中，本发明描述一种处理数据的方法，所述方法包括：以混洗器电路从多个处理通道中的处理通道的源子组接收数据，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据(SIMD)结构配置；以所述混洗器电路响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序；以及以所述混洗器电路将所述经重排序数据输出到所述处理通道，其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中，且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。

在一个实例中，本发明描述一种用于处理数据的装置，所述装置包括：用于从多个处理通道中的处理通道的源子组接收数据的装置，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据(SIMD)结构配置；用于响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序的装置；以及用于将所述经重排序数据输出到所述处理通道的装置，其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中，且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。

在一个实例中，本发明描述一种包括指令的计算机可读存储媒体，所述指令当执行时致使用于处理数据的装置的一或多个电路进行以下操作：从多个处理通道中的处理通道的源子组接收数据，所述处理通道中的每一个包括用以处理所述数据的电路，其中所述处理通道是以单指令多数据(SIMD)结构配置；响应于指示所述处理通道中的至少一些将数据输出到所述处理通道中的另一个的指令而将从所述处理通道的所述源子组接收的所述数据重排序；以及将所述经重排序数据输出到所述处理通道，其中所述处理通道的目的地子组将所述经重排序数据存储于对应寄存器中，且其中除所述处理通道的所述目的地子组外的所述处理通道丢弃所述接收的经重排序数据。