[发明专利]硅晶片的评价方法及制造方法

说明书

本发明的课题在于减少时间与成本而以简便的方法来评价硅晶片的缺陷区域的有无及种类。一种硅晶片的评价方法，其为从通过切克劳斯基法培育的单晶硅锭切出的硅晶片的评价方法，其中，测定对硅晶片施以热供体产生热处理时产生的热供体的产生速度(S14)，根据该热供体的产生速度来判别晶体缺陷区域的有无或晶体缺陷的种类(S15)。

技术领域

本发明涉及一种硅晶片的评价方法及制造方法，尤其涉及一种通过切克劳 斯基法(以下，称为“CZ法”)制造的硅晶片的晶体缺陷区域的评价方法。

背景技术

在用于半导体材料的单晶硅的制造中有各种方法，但一般使用CZ (Czochralski(切克劳斯基))法或FZ(Floating Zone(悬浮区熔法)) 法。CZ法是以加热器将已填充于石英坩埚的多晶原料加热熔融之后，将籽晶浸 渍于该熔液，通过旋转的同时向上方提拉该籽晶，而使单晶生长的方法。并 且，FZ法是以高频加热熔融多晶原料棒的一部分而制作熔融区域，一边使该熔 融区域移动、一边使单晶生长的方法。由于所述CZ法容易形成大直径的晶 体，因此从以CZ法制造的单晶硅切出的晶片被用作高集成度半导体元件基 板。

通过CZ法制造的硅晶片，在1000～1200℃的酸性气氛下受到1～10小时 的热氧化处理时，会有产生呈现环状的氧化诱生层错(以下，称为OSF (Oxidation inducedStacking Fault)环)的情形。另外，形成几种微缺陷 (以下，称为原生(Grown-in)缺陷)。

在晶体内的OSF环的产生部位是由单晶硅的生长速度(提拉速度)V与在 培育的单晶硅的熔点至1300℃的温度区内的提拉轴方向的晶体内温度梯度G之 比V/G来决定的。在V/G大于OSF环在晶体中心部消失的临界值时，空孔凝聚 而形成0.1μm左右的八面体的空穴(空隙(void))缺陷，在制造MOS型LSI 时使栅极氧化膜的耐压劣化、或产生元件隔离区的隔离不良。而且，使用沟槽 式电容器(Trench Capacitor)时，会导致电容器间的击穿(punch-through)等的特性不良。另一方面，在V/G小于临界值时，晶格间的硅凝聚 而形成位错簇(dislocation cluster)，导致PN接合泄漏等的特性不良。

为了应对这种问题，从以往就提出有许多方法。例如在专利文献1中，提 出有如下方法：控制单晶培育时的提拉速度V与晶体内的温度梯度G之比 V/G，培育均未产生原生缺陷、OSF环的区域(以下为无缺陷区域)。

作为原生缺陷、OSF环等的评价方法，已知有例如通过红外散射断层摄影 仪检测空隙缺陷的方法、以显微镜观察通过在上述的1000～1200℃的热氧化处 理后进行蚀刻而显现的OSF环的方法等。

并且，在专利文献2、3中，记载有通过所谓的铜装饰(copper decoration)法来分析、评价硅晶片的晶体缺陷的方法。例如专利文献2中所 记载的分析方法具备：在裸晶片的表面上形成指定厚度的热氧化膜的阶段；蚀 刻裸晶片的背侧的阶段；在裸晶片的缺陷部位执行铜装饰的阶段；及在铜装饰 执行阶段以后分析装饰有铜的晶片的缺陷部位的阶段。在分析阶段中，在以肉 眼分析装饰有铜的晶片的缺陷部位的分布及密度之外，以透射电子显微镜 (TEM)或扫描电子显微镜(SEM)分析被铜装饰的晶片的缺陷部位的形态(morphology)。

而且，在专利文献3中，记载有通过将被铜污染后的试样热处理后快速冷 却的铜装饰法，评价以CZ法制造的单晶硅中的晶体缺陷的方法。在该评价方 法中，对晶体中的晶格间氧浓度为10×10¹⁷atoms/cm³(ASTM’79)以下的低氧 浓度的单晶硅施以铜装饰法，以高感度检测存在OSF或成为OSF的核的区域。

在专利文献4中，记载有通过测定在450℃左右的低温下将硅晶片退火时 从晶格间的氧生成的热供体引起的晶片的电阻率，评价外延晶片中的外延层、 DZ层的膜厚测定等关于氧浓度分布的晶片结构的方法。

现有技术文献

专利文献