[发明专利]用于校准高速串行接收机模拟前端和相位检测器的设备和方法

说明书

提供了一种设备，包括：放大器；第一限幅器，该第一限幅器耦合到放大器；解串器，该解串器耦合到第一限幅器的输出；多路复用器，该多路复用器可操作用于选择数据或测试信号中的一个以用于放大器；滤波器，该滤波器耦合到多路复用器的输入以提供测试信号；以及频率调制器，该频率调制器耦合到滤波器，其中频率调制器可操作用于调制测试信号的频率。还提供了一种设备，包括：模拟多路复用器，该模拟多路复用器具有用于接收串行数据的第一输入并且具有第二输入；模拟前端(AFE)，该模拟前端(AFE)耦合到模拟多路复用器的输出；以及滤波器，该滤波器耦合到模拟多路复用器的第二输入。

优先权要求

本申请要求于2016年8月25日提交的名称为“APPARATUS AND METHOD FORCALIBRATING HIGH SPEED SERIAL RECEIVER ANALOG FRONT END AND PHASE DETECTOR(用于校准高速串行接收机模拟前端和相位检测器的设备和方法)”的第15/247,715号美国专利申请的优先权，并且所述美国专利申请通过引用以其全文结合。

背景技术

高速串行接收机性能对难以观测的接收机参数(诸如模拟前端(AFE)传递函数以及相位检测器传递函数)中的单元到单元的变化敏感。通过适当的自动校准，可以对这些参数进行准确、自动和快速的测量，从而优化接收机的性能。然而，执行这些测量是具有挑战性的，因为它们要么是需要特殊测试设备的输入数据相关的，要么是极高速信号(诸如，相位检测器响应)相关的。

附图说明

通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例，然而，不应当将其认为是将本公开限于特定实施例，而是仅用于解释和理解。

图1示出了根据本公开的一些实施例的可操作用于对模拟前端(AFE)及其相关电路进行自测试的设备。

图2示出了根据本公开的一些实施例的示出管芯上可测试性设计(DFT)电路的细节的设备，该管芯上可测试性设计(DFT)电路用于表征AFE的传递函数并且用于表征耦合到AFE的相位检测器的传递函数。

图3示出了根据本公开的一些实施例的示出使用管芯上DFT电路获得的AFE的传递函数的曲线图。

图4示出了根据本公开的一些实施例的示出使用管芯上DFT电路获得的相位检测器的传递函数的曲线图。

图5示出了根据本公开的一些实施例的用于使用管芯上DFT电路获得AFE的传递函数的方法的流程图。

图6示出了根据本公开的一些实施例的用于获得耦合到AFE的相位检测器的传递函数的方法的流程图。

图7示出了根据一些实施例的具有管芯上DFT电路的智能设备或计算机系统或SoC(片上系统)，该管芯上DFT电路用于获得AFE和相位检测器的传递函数。

具体实施方式

各种实施例公开了与接收机中的模拟前端(AFE)及其相关电路相关联的管芯上可测试性设计(DFT)电路。在一些实施例中，提供了一种设备(例如，AFE，AFE的相关电路以及管芯上DFT电路)，所述设备包括：放大器(例如，AFE的一部分)；耦合到放大器的第一限幅器；以及耦合到第一限幅器的输出的解串器。在一些实施例中，所述设备进一步包括多路复用器(例如，管芯上DFT的一部分)，多路复用器可操作用于选择数据或测试信号中的一个以用于AFE放大器。在一些实施例中，所述设备包括耦合到多路复用器的输入以提供测试信号的滤波器。在一些实施例中，该设备包括耦合到滤波器的频率调制器，其中频率调制器可操作用于调制测试信号的频率。在一些实施例中，放大器耦合到均衡器，并且其中放大器和均衡器的组合耦合到第一限幅器的输入。在一些实施例中，解串器的输出由芯片的引脚接收。在一些实施例中，频率调制器包括分频器。在一些实施例中，滤波器是谐波滤波器。