[发明专利]用于在自刷新状态下操作的设备及方法

说明书

本发明包含用于由存储器装置在自刷新状态下执行操作的设备及方法。实例包含存储器单元阵列及耦合到所述存储器单元阵列的控制器。所述控制器经配置以引导当所述阵列处于自刷新状态时对存储在所述阵列中的数据执行计算操作。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说，涉及用于由存储器装置在自刷新状态下执行操作的设备及方法。

背景技术

存储器装置通常提供为各种计算系统中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据(例如，主机数据、错误数据等)，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)及晶闸管随机存取存储器(TRAM)等。非易失性存储器可通过在未被供电时保留所存储数据来提供持久数据，且可包含NAND快闪存储器、反或(NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)，例如自旋力矩转移随机存取存储器(STT RAM)等。

计算系统通常包含数个处理资源(例如，一或多个处理器)，所述处理资源可检索及执行指令且将所执行指令的结果存储到合适位置。处理器可包括例如可用来通过对数据(例如，一或多个操作数)执行操作来执行指令的数个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块。如本文中所使用，操作可为例如布尔运算(例如AND、OR、NOT、NAND、NOR及XOR)及/或其它操作(例如，反相、移位、算术、统计以及许多其它可能操作)。例如，功能单元电路可用来经由数个操作对操作数执行算术运算，例如加法、减法、乘法及除法。

在将指令提供到功能单元电路以供执行时可涉及到计算系统中的数个组件。例如，可由处理资源(例如控制器及/或主机处理器)执行指令。数据(例如，将对其执行指令的操作数)可存储在功能单元电路可存取的存储器阵列中。在功能单元电路开始对数据执行指令之前，可从存储器阵列检索指令及/或数据且对指令及/或数据进行定序及/或缓冲。此外，由于可通过功能单元电路在一或多个时钟循环中执行不同类型的操作，所以还可对指令及/或数据的中间结果进行定序及/或缓冲。在一或多个时钟循环中完成操作的序列可称为操作循环。完成操作循环所消耗的时间就计算设备及/或系统的处理及计算性能及功耗而言构成成本。

在许多情况下，处理资源(例如，处理器及相关联功能单元电路)可在存储器阵列外部，且经由处理资源与存储器阵列之间的总线存取数据以执行指令集。可在存储器内处理装置中改进处理性能，其中处理器可在存储器内部及靠近存储器(例如，直接与存储器阵列在同一芯片上)实施。存储器内处理装置可通过减少及消除外部通信来节省时间且还可节省电力。

附图说明

图1A是根据本发明的数个实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图1B是根据本发明的数个实施例的存储器装置的库区段的框图。

图1C是根据本发明的数个实施例的存储器装置的库的框图。

图1D是根据本发明的数个实施例的呈包含存储器装置的计算系统的形式的设备的另一框图。

图1E是根据本发明的数个实施例的控制器的更详细框图。

图2是根据本发明的数个实施例的模式寄存器的框图。

图3是根据本发明的数个实施例的用于存储器装置的库的模式寄存器中的一组模式指令的框图。

图4是说明根据本发明的数个实施例的到存储器装置的感测电路的示意图。

图5是说明根据本发明的数个实施例的到存储器装置的感测电路的另一示意图。

图6是说明根据本发明的数个实施例的由感测电路实施的可选逻辑运算结果的逻辑表。