[发明专利]用于高压隔离的双深沟槽

说明书

在所描述的示例中，一种半导体器件(100A)采用隔离方案来保护低压晶体管免受高压操作的影响。该半导体器件(100A)包括衬底(102)、掩埋层(106)、晶体管阱区(101)、第一沟槽(114)和第二沟槽(174)。衬底(102)具有顶表面(102A)和底表面。掩埋层(106)位于衬底(102)内，并且晶体管阱区(101)位于掩埋层(106)上方。第一沟槽(114)从顶表面(102a)延伸以穿入掩埋层(106)，并且第一沟槽(114)具有第一沟槽深度(TDi)。第二沟槽(174)从顶表面(102a)延伸以穿入掩埋层(106)。第二沟槽(174)内插在第一沟槽(114)与晶体管阱区(101)之间。第二沟槽(174)具有小于第一沟槽深度(TDi)的第二沟槽深度(TD2)。

背景技术

具有高电压能力的集成电路具有广泛的工业应用，包括用于汽车的电力管理系统。这些集成电路包括在高电压范围(例如，80v至120v)下操作的高压晶体管以及在低得多的电压范围(例如，1v至5v)下操作的低压晶体管。为了保护低压晶体管免受高压操作的影响，集成电路可以采用一种或多种隔离方案。例如，一种方案涉及在体衬底(例如，P型衬底)的顶部上形成掩埋层(例如，N型掩埋层)，以便将高压晶体管与低压晶体管隔离开。掩埋层通常以与高压晶体管的操作范围相对应的高电压偏置，而体衬底通常以接地电源电压偏置。在一些情况下，高偏置电压与接地电源电压之间的差可能超过掩埋层与体衬底之间的PN结的击穿电压阈值，从而导致泄漏并影响集成电路的性能和可靠性。

发明内容

在所描述的涉及制造能够处理高压操作和低压操作的半导体器件的系统和技术的示例中，半导体器件可以是独立的分立部件或被合并作为集成电路的一部分。该半导体器件采用隔离方案来保护低压晶体管免受高压操作的影响。所描述的隔离方案允许高压晶体管在高电压范围下操作，同时减小半导体器件的掩埋层和体衬底之间的电压应力。有利地，所描述的隔离方案提供了减轻半导体器件的结击穿的低成本和高性能的解决方案。

在一个示例中，一种集成电路包括衬底、掩埋层、晶体管阱区、第一沟槽和第二沟槽。该衬底具有顶表面和底表面。该掩埋层位于衬底内，并且该晶体管阱区位于掩埋层上方。第一沟槽从顶表面延伸以穿入掩埋层，并且第一沟槽具有第一沟槽深度。第二沟槽从顶表面延伸以穿入掩埋层。第二沟槽内插在第一沟槽和晶体管阱区之间。第二沟槽具有小于第一沟槽深度的第二沟槽深度。

更具体地，该衬底具有第一导电类型，并且该掩埋层具有与第一导电类型相反的第二导电类型。第一沟槽可以包括第一导体，该第一导体与掩埋层绝缘并且在第一沟槽的底部周围与衬底形成欧姆接触，而第二沟槽可以包括与掩埋层和衬底绝缘的第二导体。

在一种制造半导体器件的方法中，该方法包括在衬底内形成掩埋层。该方法还包括在掩埋层上方形成晶体管阱区。该方法还包括形成从衬底的顶表面延伸以穿入掩埋层的第一沟槽，以及形成从衬底的顶表面延伸以穿入掩埋层的第二沟槽。更具体地，第二沟槽内插在第一沟槽和晶体管阱区之间，并且第二沟槽具有的沟槽深度小于第一沟槽的沟槽深度。

附图说明

图1A示出了根据示例性实施例的一个方面的半导体器件的俯视图。

图1B示出了根据示例性实施例的一个方面的半导体器件的截面图。

图1C示出了根据示例性实施例的一个方面的具有双沟槽配置的半导体器件的俯视图。

图1D示出了根据示例性实施例的一个方面的具有双沟槽配置的半导体器件的截面图。

图2A-图2G示出了描绘根据示例性实施例的一个方面的具有双沟槽配置的半导体器件的截面图的制造工艺。

具体实施方式

各附图中的相同附图标记表示相同的元件。附图不是按比例绘制的。