[发明专利]用于长主机路由的替代电路装置和方法有效
申请号: | 201780050640.5 | 申请日: | 2017-09-19 |
公开(公告)号: | CN109691244B | 公开(公告)日: | 2022-07-19 |
发明(设计)人: | R.I.梅利茨;B.戈尔;B-T.李 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H05K3/34 | 分类号: | H05K3/34;H05K3/46 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 张凌苗;申屠伟进 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 主机 路由 替代 电路 装置 方法 | ||
一种电路组件,包括印刷电路板、集成电路、高速数据连接器以及柔性电路或轴向电缆。集成电路被耦合到印刷电路板。高速数据连接器被耦合到印刷电路板。柔性电路或轴向电缆被耦合在高速数据连接器和集成电路之间。柔性电路或轴向电缆将高速数据通道从集成电路路由到高速数据连接器。
技术领域
本公开的实施例一般涉及高速通信,并且特别涉及用于促进高速数据通道的路由的装置和方法。
背景技术
用于联网和其他通信基础设施的高速通信正不断改进,以促进云计算、云存储、视频会议、流式传输和其他应用。例如,当今的基础设施的传输速率通常以吉比特每秒(Gb/s)来度量。为了满足这些高带宽能力,必须设计物理(PHY)层以促进通过路由通路的数据交换。
尽管有传输速率中的提高,但用于联网和存储的生态系统仍然是成本敏感的,这限制了高速联网和存储系统的部件的材料和设计选择。特别地,印刷电路板(PCB)被广泛用于联网和存储系统中,以将信号和数据路由到适当的电路。然而,即使在对高速数据传输的要求增加时,市场也将不容忍增加PCB成本和/或复杂性。
发明内容
本公开提供一种电路组件,包括:多层印刷电路板PCB;集成电路IC,其耦合到印刷电路板;高速数据连接器,其耦合到印刷电路板,高速数据连接器被布置在距集成电路IC大于3英寸的距离处;以及信号通路,其耦合在高速数据连接器和集成电路之间,信号通路提供从集成电路到高速数据连接器的高速数据通道,所述高速数据通道具有至少25吉比特每秒(Gb/s)的带宽,其中信号通路的一部分包括具有至少3英寸的长度的轴向电缆,其中轴向电缆的两端经由相应的轴向端口耦合到相应的挠性电路。
本公开还提供一种在安装到多层印刷电路板PCB的集成电路IC和安装到多层PCB的高速数据连接器之间路由高速数据通道的信号的方法,所述方法包括:通过支持至少25吉比特每秒(Gb/s)的带宽的信号通路将信号从IC路由到高速数据连接器,其中信号通路的一部分包括具有至少3英寸的长度的轴向电缆,其中轴向电缆的两端经由相应的轴向端口耦合到相应的挠性电路。
附图说明
本发明的前述方面和许多的伴随的优点将变得更容易理解,因为在结合附图时通过参考以下详细描述,本发明的前述方面和许多的伴随的优点变得更好理解,其中相同的参考编号贯穿各种视图指代相同的部分,除非另外指定:
图1图示了从集成电路(IC)到连接器的10英寸的基线距离(reach)的实施例;
图2图示了根据本公开的实施例的承载高速数据通道的球栅阵列(BGA)挠性(flex)电路的实施例。
图3是图示了与低成本服务器PCB相比的高成本优化的PCB结构的少大约50%的信号衰减的图;
图4是图示了使用根据一个实施例的挠性电路技术的10英寸主机距离与低成本非优化PCB上的10英寸主机距离相比的好大约50%的信号衰减的图;
图5是展示具有挠性电路装置的一个实施例的满足IEEE标准802.3条款110(25GBASE-CR)发射机规范的部分的图;
图6是示出了针对具有非优化的层结构的低成本PCB上的10英寸距离的基线装置不满足IEEE标准802.3条款110 (25GBASE-CR)发射机规范的图;
图7图示了具有顶板挠性电路的示例电路组件;
图8图示了具有对板挠性电路的封装的示例电路组件;
图9图示了具有顶部柔性双轴向附件的示例电路组件;
图10图示了具有顶部封装柔性双轴向组件的示例电路组件;以及
图11图示了具有底部柔性双轴向附件的示例电路组件。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780050640.5/2.html,转载请声明来源钻瓜专利网。