[发明专利]高密度、低应力非晶碳膜及其沉积方法和设备

说明书

一种沉积非晶碳膜包括至少95％碳。存在于此非晶碳膜中的sp3碳‑碳键的百分比超过30％，且此非晶碳膜的氢含量小于5％。一种于工件上沉积非晶碳的方法包括在处理腔室内定位此工件和将磁控管组件定位邻接于此处理腔室。此磁控管组件投射磁场进入此处理腔室。此方法进一步包括提供碳靶材，使得此磁场延伸通过此碳靶材朝向此工件。此方法进一步包括提供源气体至此处理腔室，和提供DC功率脉冲至在此处理腔室内由此源气体形成的等离子体。此DC功率脉冲被以40微秒或更小的脉冲供应，以至少4kHz的频率重复。

相关申请的交叉引用

本申请要求2016年8月19日提出申请的美国临时专利申请第62/377,325号和2017年5月19日提出申请的美国专利申请第15/600,247号的权益，为了所有目的，通过引用将上述专利申请的全部内容结合在此。

技术领域

本公开内容广泛地应用于沉积膜的方法和设备及膜本身的领域。更具体地，披露用于沉积高密度、低应力非晶碳膜于工件上的溅射系统和方法。

背景技术

集成电路和其他半导体产品通常制造在称为“晶片”的基板的表面上。半导体晶片尺寸已经增加，同时特征结构尺寸近年来已经显著地缩小，使得在每次晶片处理可获得带有更大功能性的更多集成电路。典型晶片直径从1970年代的约2或3英寸增加至2010年代的12英寸或更大。经过相同的时段，商业集成电路的典型最小特征结构尺寸从约5微米缩小至约0.015微米。当晶片成长越大的同时，处理越小特征结构需要显著改善处理能力的许多类型。例如，对于光刻系统变得能够印刷较小特征，随着晶片已经变得更大，晶片已经必须变得更加平坦，且膜沉积和蚀刻处理已经必须改善均匀度。

某些晶片处理包括蚀刻被光刻胶所掩蔽的层，光刻胶可藉由投射光通过模板(stencil)或掩模而被图案化。然而，蚀刻厚和/或多个层会侵蚀光刻胶，这会降低蚀刻层的准确几何控制。用于在蚀刻层上维持几何控制的一种技术是图案化在将被蚀刻的层的顶上的“硬掩模”层。图案化硬掩模层与光刻胶相比可较佳地抵抗蚀刻，使得可以维持蚀刻层的几何控制。

非晶碳已经被考虑用作硬掩模层，但非晶碳沉积的现存技术通常造成带有低密度、在此非晶层内的sp3键的低百分比、高氢含量和/或高应力的一者或多者的膜。这些特性的每一个会造成问题。Sp3键是存在于碳的钻石形中的碳-碳键的类型，而sp2键是存在于石墨中的碳-碳键的类型。低膜密度和/或低sp3碳-碳键百分比会造成对于下方层的不佳蚀刻选择性，其会破坏使用硬掩模的目的。此外，用于沉积非晶碳的某些现存系统是化学气相沉积(CVD)系统，其分解烃前驱物，造成在沉积碳膜中的高氢含量。CVD膜的氢含量可为高如20％至70％。此也促使对于下方层的不佳蚀刻选择性，且会导致由于氢倾向于迁移进入邻近结构中的其他工艺集成问题。高应力会导致诸如膜剥离(导致颗粒污染会进而导致蚀刻特征结构的印错(misprinting))和/或晶片翘曲(其降低晶片平坦度，造成光刻聚焦相关问题及印刷中的几何控制损失)。不期望的高温也会在CVD处理期间发生。在沉积非晶碳的许多处理中，针对诸如改善密度、sp3碳-碳百分比和/或改善(即降低)氢含量的处理改善的某些处理改变倾向于增加膜应力。

发明内容

在一实施方式中，沉积非晶碳膜包括至少95％碳、存在于此非晶碳膜中的sp3碳-碳键的百分比超过30％、和此非晶碳膜的氢含量小于5％。