[发明专利]具有局部氧化物的全包围栅极装置架构

说明书

描述了用于制造非平面装置同时管理短沟道和热效应的装置和方法。一种半导体装置制造工艺包括形成非平面装置，其中所述装置(610)的主体与硅衬底(105)绝缘，但源极和漏极区域不与所述硅衬底绝缘。所述工艺建立局部绝缘体上硅(SOI)，而不使所述源极和漏极区域周围的区域与所述硅衬底绝缘。蚀刻沟槽，所述沟槽的长度至少是所述装置的沟道长度，同时以源极区域的位置和漏极区域的位置为界。所述沟槽填充相对厚层(110,205,305)以形成所述局部SOI。当栅极的纳米线(610)驻留在填充有层的沟槽的顶部上时，向顶部层中蚀刻第二沟槽，以将栅极金属(1105)沉积在所述第二沟槽中。

背景

背景技术

现代集成电路的功率消耗已经变成每一代半导体芯片的越来越重要的设计问题。集成电路功率耗散约束不仅是便携式计算机和移动通信装置的问题，而且是可以包括多个处理器核和核内的多个流水线的高性能微处理器的问题。诸如时钟禁用和功率使用状态等设计技术用来降低功率消耗，而同时维持高性能。另外，诸如使用绝缘体上硅(SOI)制造工艺而不是块状硅工艺等制造技术用来降低功率消耗，而同时维持高性能。

数十年来，已经制造平面晶体管(装置)以用于集成电路。然而，由于晶体管尺寸减小以便增加性能并且增加相同量的裸片上不动产的功能，短沟道效应增加。泄漏电流是短沟道效应之一。功率消耗随着泄漏电流而增加。其他短沟道效应包括硅衬底和用于源极区域和漏极区域的阱的寄生电容、闩锁效应、漏极引致势垒降低(DIBL)、穿通、性能对温度的依赖性、碰撞电离等等。

非平面晶体管是用于减少短沟道效应的半导体加工的最近发展。三栅极晶体管、鳍式场效应晶体管(FET)和全包围栅极(GAA)晶体管是非平面晶体管的示例。然而，这些装置的制造要求可能会限制可制造性。另外，由于晶体管尺寸减小，因此源极区域与漏极区域之间的寄生泄漏路径仍可能成为问题。

如先前所述，使用绝缘体上硅(SOI)技术代替块状互补金属氧化物半导体(CMOS)技术也降低短沟道效应。然而，来源于SOI晶片中的封装晶体管的热量无法运送到硅衬底的背面。可以使用其他制造步骤来产生散热。例如，在制造晶体管之后，形成穿过块状硅层的厚度延伸到阻挡氧化物层的多个插塞。多个插塞允许由装置操作产生的热量穿过块状硅层散到晶片的背表面。然而，多个插塞会增加制造成本并且可以包括重组制造部件。

鉴于上述内容，期望用于制造非平面装置而同时管理短沟道效应和热效应的有效方法和系统。

附图说明

图1是所制造的装置的截面图的概括性图。

图2是所制造的装置的另一截面图的概括性图。

图3是所制造的装置的另一截面图的概括性图。

图4是所制造的装置的另一截面图的概括性图。

图5是用于形成局部绝缘体上硅(SOI)的方法的概括性图。

图6是所制造的装置的另一截面图的概括性图。

图7是所制造的装置的另一截面图的概括性图。

图8是所制造的装置的另一截面图的概括性图。

图9是所制造的装置的另一截面图的概括性图。

图10是所制造的装置的另一截面图的概括性图。

图11是所制造的装置的另一截面图的概括性图。

图12是所制造的装置的另一截面图的概括性图。

图13是从所制造的半导体装置前面的截面图的概括性图。

图14是所制造的装置的另一截面图的概括性图。

图15是所制造的装置的另一截面图的概括性图。

图16是所制造的装置的另一截面图的概括性图。