[发明专利]存储器中的差错校验和纠正码的扩展应用

说明书

ECC（差错校验和纠正）能够扩展到允许ECC码纠正存储器子阵列差错。存储器装置包括与诸如控制器之类的外部装置接口连接的多个输入/输出（I/O）连接器。存储器装置包括特定地映射到I/O连接器而不是任意地路由的多个阵列或子阵列。照此，存储器子阵列的数据通路能够排他性地路由到特定I/O连接器。I/O连接器能够与单个存储器子阵列唯一地相关联，或多个存储器子阵列能够映射到特定I/O连接器。映射根据码矩阵，其中，ECC码矩阵的与特定I/O连接器相对应的码要用来校验且纠正相关联的一个或多个存储器子阵列的数据损坏差错和I/O差错。

优先权要求

本申请根据35 U.S.C§365(c)要求对于标题为“存储器中的差错校验和纠正码的扩展应用”、提交于2016年9月30日、申请号为15/282,793的美国申请的优先权，该申请由此通过引用而整体地合并。

技术领域

描述大致涉及计算系统中的存储器，且更具体地，描述涉及存储器中的差错校验和纠正。

版权公告/许可

本专利文献的公开的部分可以包含受到版权保护的材料。当专利文献或专利公开出现于专利商标局专利文件或记录中时，版权所有者不反对任何人复制专利文献或专利公开，但在其它情况下无论如何都保留所有版权权利。版权公告适用于如下所述的所有数据，且在本文的附图以及下述的任何软件(Copyright2016,Intel Corporation，保留所有权利)中。

背景技术

随着存储器装置继续定标成更小的处理几何结构和增加的密度，差错率倾向于提高。存在应用于对存储于存储器装置中的数据实行差错校验和纠正(ECC)且改进更高密度的存储器装置的可靠性、可存取性以及可服务性(RAS)的多个机制。一项技术涉及跨过多个存储器装置的数据的条带化，其类似于存储装置的RAID(独立驱动器的冗余阵列)实现中的数据条带化。这些技术实现数据的恢复(即使在整个存储器装置失效的事件中)。在整个存储器装置失效的事件中恢复数据能够由IBM(国际商业机器公司)的Chipkill、太阳微系统公司的扩展ECC、英特尔公司的DDDC(双装置数据纠正)等等来实现。所有的商标都是其相应的所有者的资产。实现从完全存储器装置失效恢复的特征一般在服务器装置中实现，其中，这样的实现的增加的成本被视为证明这样的特征提供的改进的RAS是正确的。

将理解，这样的特征的实现典型地要求额外的硬件。具体地，更稳健的ECC实现包括达到用于提供ECC的信息的冗余的更多的存储器装置。对于给定的数据存取，系统能够使数据跨过大量的装置而分布，且随后实现能够针对装置中的任一个的完全失效而纠正的ECC码。一般使用18或36个单独的DRAM(动态随机存取存储器)装置来达到稳健的ECC实现。然而，针对从完全装置失效恢复传统地需要的这些大量的装置可能对于一些情境是不实用的。

发明内容

提供了一种存储器装置，包含：

多个输入/输出I/O连接器，用来使所述存储器装置通过接口连接到外部装置；

存储器阵列，包括各自包括多行存储器单元的多个子阵列；以及

数据通路，包括用来将所述存储器阵列耦合到所述I/O连接器的一个或多个信号线，其中，所述数据通路要用来根据差错校验和纠正ECC码矩阵而将所有的数据都路由于存储器子阵列与特定I/O连接器之间，其中，所述ECC码矩阵的与所述特定I/O连接器相对应的码要用来校验且纠正所述存储器子阵列的数据损坏差错和I/O差错。

提供了一种芯片上系统，包含：

衬底上的处理器管芯；以及

封装件内动态随机存取存储器DRAM装置，经由所述衬底而耦合到所述处理器管芯，所述DRAM装置包括：

多个输入/输出I/O连接器，用来使所述DRAM装置通过接口连接到所述处理器管芯；