[发明专利]用于浮点乘加运算的低能耗尾数乘法

权利要求书

1.一种处理器，包括：

浮点乘加单元，所述浮点乘加单元具有耦合的用来接收浮点乘数数据元素、浮点被乘数数据元素和浮点加数数据元素的输入，所述浮点乘加单元包含：

尾数乘法器，用来将所述浮点乘数数据元素的尾数和所述浮点被乘数数据元素的尾数相乘以计算尾数乘积，所述尾数乘法器包含：

最高有效位部分，用来计算所述尾数乘积的最高有效位；

最低有效位部分，用来计算所述尾数乘积的最低有效位，其中所述尾数乘法器具有所述最低有效位部分的多个不同的可能大小，以及

所述尾数乘法器用来选择性地降低所述最低有效位部分的能耗，但不降低所述最高有效位部分的能耗，以使所述最低有效位部分不计算所述尾数乘积的所述最低有效位，

其中所述尾数乘法器进一步包括中间部分，所述中间部分耦合在所述最高有效位部分和所述最低有效位部分之间，用以计算所述尾数乘积的将在所述最高有效位和所述最低有效位之间的中间位。

2.如权利要求1所述的处理器，进一步包括用来至少部分基于所述浮点加数数据元素来选择所述最低有效位部分的所述多个不同的可能大小中的一个大小的逻辑。

3.如权利要求2所述的处理器，其中所述逻辑用来至少部分基于所述浮点加数数据元素的指数来选择所述一个大小。

4.如权利要求3所述的处理器，其中所述逻辑用来至少部分基于所述浮点加数数据元素的所述指数以及所述浮点乘数数据元素的指数和所述浮点被乘数数据元素的指数之和来选择所述一个大小。

5.如权利要求1所述的处理器，其中所述尾数乘法器包括用于基于所述中间位来确定所述最低有效位是否可能已经影响了所述尾数乘积的所述最高有效位的逻辑。

6.如权利要求1所述的处理器，其中所述中间部分在流水线的初始部分中，并且所述最低有效位部分在所述流水线的后续部分中。

7.如权利要求1所述的处理器，其中所述中间部分和所述最低有效位部分在流水线的相同部分中。

8.如权利要求1至7中任一项所述的处理器，其中所述最高有效位部分用来计算所述尾数乘积的要被加到所述浮点加数数据元素的尾数的所有最高有效位。

9.如权利要求1至7中任一项所述的处理器，其中所述尾数乘法器包括时钟门逻辑，所述时钟门逻辑耦合到所述最低有效位部分，用以选择性地对到所述最低有效位部分的时钟信号进行门控，但不对到所述最高有效位部分的时钟信号进行门控。

10.如权利要求1至7中任一项所述的处理器，其中所述尾数乘法器具有所述最低有效位部分的至少三个不同的可能大小。

11.如权利要求1至7中任一项所述的处理器，其中所述尾数乘法器包括53位乘53位乘法器。

12.如权利要求1至7中任一项所述的处理器，其中所述尾数乘法器包括24位乘24位乘法器。

13.如权利要求1至7中任一项所述的处理器，其中所述尾数乘法器包括11位乘11位乘法器。

14.一种在处理器中的方法，包括：

对浮点乘数数据元素、浮点被乘数数据元素和浮点加数数据元素启动浮点乘加运算；以及

将所述浮点乘数数据元素的尾数和所述浮点被乘数数据元素的尾数相乘以计算尾数乘积，而不计算所述尾数乘积的具有至少部分基于所述浮点加数数据元素的大小的最低有效位部分，

其中所述方法进一步包括：

计算所述尾数乘积的在所述尾数乘积的所述最低有效位部分与所述尾数乘积的最高有效位部分之间的中间部分。