[发明专利]用于扫描传感器的省电计时

说明书

一种时间延迟与积分电荷耦合装置包含像素阵列及时钟产生器。所述像素阵列沿扫描方向及垂直于所述扫描方向的线方向分布，其中所述阵列的所述像素中的至少一些像素包含沿所述扫描方向对准的三个或多于三个栅极。所述时钟产生器提供计时信号以沿着所述扫描方向在包含沿所述扫描方向邻近的两个或多于两个像素的两个或多于两个像素群组之间转移电荷。所述计时信号包含相位信号以通过以下方式沿着所述扫描方向以与目标的速度对应的速率将所述电荷转移到邻近像素群组：驱动所述两个或多于两个像素群组的所述栅极且每像素群组产生用于围阻响应于入射照明而产生的电荷的共用电位阱。

相关申请案的交叉参考

本申请案依据35U.S.C.§119(e)主张2016年9月27日提出申请的标题为“用于减少高速扫描传感器的电力耗散的方法(METHOD FOR REDUCING THE POWER DISSIPATION OF AHIGH-SPEED SCANNING SENSOR)”的指定大卫布朗(David Brown)为发明人的序列号为62/400,221的美国临时申请案的权益，所述美国临时申请案以全文引用方式并入本文中。

技术领域

本发明一般来说涉及电荷耦合装置，且更特定来说涉及电荷耦合装置的计时。

背景技术

电荷耦合装置(CCD)通常包含像素阵列，其中每一像素包含用于界定电位阱的多个电压可控制栅极，所述电位阱适合用于存储响应于入射照明而产生的电荷。存储于电位阱中的电荷可然后通过计时信号被转移出像素阵列，所述计时信号经设计以使电位阱的位置移位穿过像素阵列朝向用于产生表示入射照明的输出信号的输出放大器。然而，电荷转移操作可由于栅极的电容以及其它因素而需要显著电力消耗，这可对高速CCD装置提出设计挑战。因此，提供用于消除上文所描述的缺陷的系统及方法可为合意的。

发明内容

根据本发明的一或多个说明性实施例揭示一种时间延迟与积分电荷耦合装置。在一个说明性实施例中，所述电荷耦合装置包含像素阵列，所述像素阵列沿扫描方向及垂直于所述扫描方向的线方向分布。在另一说明性实施例中，所述阵列的所述像素中的至少一些像素包含沿所述扫描方向对准的三个或多于三个栅极。在另一说明性实施例中，所述电荷耦合装置包含时钟产生器，所述时钟产生器经配置以产生计时信号以沿着所述扫描方向在沿所述扫描方向邻近的两个或多于两个像素群组之间转移电荷。在另一说明性实施例中，所述像素群组中的像素群组包含沿所述扫描方向邻近的两个或多于两个像素。在另一说明性实施例中，所述计时信号包含相位信号以驱动所述两个或多于两个像素群组的所述栅极。在另一说明性实施例中，所述计时信号每像素群组产生用于围阻响应于入射照明而产生的电荷的共用电位阱。在另一说明性实施例中，所述计时信号沿着所述扫描方向以与目标的速度对应的速率将所述电荷转移到邻近像素群组。