[发明专利]电子部件

说明书

在确保屏蔽效果的同时抑制Q值的降低。实施方式所涉及的电子部件(1)具有多个电介质层(Lyr1～Lyr14)的层叠体。电子部件(1)具备电路图案和多个带状导体图案(BP11～BP14)。电路图案配置于层叠体的内部且包括形成电感器的导体图案。多个带状导体图案(BP11～BP14)接地。多个带状导体图案(BP11～BP14)覆盖屏蔽面的一部分。内部面(DF)位于电路图案与上表面(UF)之间。在屏蔽面(SF1)形成有非屏蔽区域，该非屏蔽区域不被多个带状导体图案(BP11～BP14)中的任意一个覆盖，且从电感器产生的磁通能通过该非屏蔽区域。

技术领域

本发明涉及具备屏蔽电极的电子部件。

背景技术

构成集成电路的电子部件大多靠近配置在基板上。因此，若在电子部件的内部产生的噪声泄漏到外部，则有时会对靠近该电子部件的其他的电子部件造成影响。

为了防止这样的情况，如日本特开平9-121093号公报(专利文献1)所公开的屏蔽型层叠电子部件那样，有时在电子部件的表面形成有屏蔽电极。

在先技术文献

专利文献

专利文献1：日本特开平9-121093号公报

来自电子部件的内部或者外部的噪声经由屏蔽电极而被导向接地电极。在具备屏蔽电极的电子部件中，能够抑制来自外部的噪声的侵入，并且能够抑制磁通向外部的泄漏。以下，也将通过屏蔽电极带来的这样的效果称为屏蔽效果。

例如层叠型低通滤波器那样，在电子部件的内部形成有电感器(线圈)的情况下，若电感器中流通电流，则从电感器产生磁通。若该磁通被如专利文献1那样在部件表面的各面中几乎覆盖整个区域的一个屏蔽电极遮挡，则在屏蔽电极产生涡流而电子部件的插入损耗增加，所以能够使电子部件的Q值劣化。这样，屏蔽效果和Q值处于权衡关系，所以需要使两者适当地平衡。

发明内容

本发明是为了解决上述这样的课题而完成的，其目的在于在确保屏蔽效果的同时抑制Q值的降低。

本发明的第一方面所涉及的电子部件具有由多个电介质层构成的层叠体。电子部件具备电路图案和多个带状导体图案。电路图案配置于层叠体的内部且包括形成电感器的导体图案。多个带状导体图案接地。电子部件包括上表面、下表面、侧面、以及内部面。下表面与上表面对置。侧面连结上表面和下表面。内部面位于电路图案与上表面之间，并且与上表面平行。多个带状导体图案覆盖屏蔽面的一部分。屏蔽面包括上表面、侧面、以及内部面中的至少一个。在屏蔽面形成有非屏蔽区域，该非屏蔽区域不被多个带状导体图案中的任意一个带状导体图案覆盖，且从电感器产生的磁通能够通过该非屏蔽区域。

本发明的第二方面所涉及的电子部件具有由多个电介质层构成的层叠体。电子部件具备电路图案和部分屏蔽部。电路图案配置在层叠体的内部且包括形成电感器的导体图案。电感器被形成为卷绕于卷绕轴的周围。部分屏蔽部接地。电子部件包括上表面、下表面、侧面、以及内部面。下表面与上表面对置。侧面连结上表面和下表面。内部面位于电路图案与上表面之间，并且与上表面平行。部分屏蔽部覆盖屏蔽面的一部分。屏蔽面包括上表面、侧面、以及内部面中的至少一个。在屏蔽面形成有不被部分屏蔽部覆盖的非屏蔽区域。在从电感器的卷绕轴的方向俯视时，非屏蔽区域与电感器的空芯部的一部分重叠。

发明效果

在本发明的第一方面所涉及的电子部件中，将多个带状导体图案作为屏蔽电极配置在屏蔽面，从而在屏蔽面形成有不被多个带状导体图案覆盖的非屏蔽区域。因此，能够在屏蔽面分别以各种形状形成遮挡从电子部件内部的电感器产生的磁通的区域和不遮挡该磁通的区域。根据本发明的第一方面所涉及的电子部件，能够容易地进行在确保屏蔽效果的同时抑制Q值的降低的平衡调整。