[发明专利]基于重新定时的时钟生成和残余边带(RSB)增强电路

权利要求书

1.一种时钟生成电路，包括：

第一晶体管，耦合到第二晶体管，其中所述电路的输入时钟节点耦合到所述第一晶体管和所述第二晶体管的栅极；以及

分频器电路，具有耦合到所述输入时钟节点的输入，其中所述分频器电路的输出耦合到所述第二晶体管的源极，并且其中所述时钟生成电路的输出节点耦合到所述第一晶体管和所述第二晶体管的漏极。

2.根据权利要求1所述的时钟生成电路，其中所述分频器电路被配置为：

基于所述输入时钟节点处的信号生成分频时钟信号；以及

将所述分频时钟信号提供给所述第二晶体管的源极，其中所述分频时钟信号的频率比所述输入时钟节点处的信号的频率低。

3.根据权利要求1所述的时钟生成电路，其中所述分频器电路包括二分频(DIV2)分频器电路。

4.根据权利要求1所述的时钟生成电路，进一步包括残余边带(RSB)增强电路，所述残余边带增强电路具有耦合到所述输入时钟节点的输入，其中所述RSB增强电路的输出耦合到所述第一晶体管和所述第二晶体管的栅极。

5.根据权利要求4所述的时钟生成电路，其中所述RSB增强电路包括：

第一p沟道金属氧化物半导体(PMOS)晶体管，耦合到第一n沟道金属氧化物半导体(NMOS)晶体管，其中所述第一PMOS晶体管的源极耦合到电压轨；以及

第二PMOS晶体管，耦合到第二NMOS晶体管，其中：

所述第二NMOS晶体管的源极耦合到参考电位；

所述第一NMOS晶体管和所述第二PMOS晶体管的源极耦合到所述RSB增强电路的输出；

所述第一PMOS晶体管的栅极和所述第二NMOS晶体管的栅极耦合到差分时钟输入的所述输入时钟节点；并且

所述第一NMOS晶体管的栅极和所述第二PMOS晶体管的栅极耦合到所述差分时钟输入的另一输入时钟节点。

6.根据权利要求5所述的时钟生成电路，进一步包括：

第三NMOS晶体管，与所述第一PMOS晶体管并联耦合；

第三PMOS晶体管，与所述第一NMOS晶体管并联耦合；

第四NMOS晶体管，与所述第二PMOS晶体管并联耦合；

第四PMOS晶体管，与所述第二NMOS晶体管并联耦合；

第一反相器，具有耦合到所述输入时钟节点的输入，其中所述第三NMOS晶体管和所述第四PMOS晶体管的栅极由所述第一反相器的输出信号驱动；以及

第二反相器，具有耦合到所述另一输入时钟节点的输入，其中所述第三PMOS晶体管和所述第四NMOS晶体管的栅极由所述第二反相器的输出信号驱动。

7.一种用于生成输出时钟信号的方法，包括：

在第一晶体管和第二晶体管的栅极处接收输入时钟信号，其中所述第一晶体管耦合到所述第二晶体管；

划分所述输入时钟信号的频率以生成分频时钟信号；

将所述分频时钟信号提供给所述第二晶体管的源极；以及

基于所述输入时钟信号和所述分频时钟信号在所述第一晶体管和所述第二晶体管的漏极处生成所述输出时钟信号。

8.根据权利要求7所述的方法，其中所述分频时钟信号的频率是所述输入时钟信号的频率的一半。

9.根据权利要求7所述的方法，其中所述输出时钟信号具有百分之二十五的占空比。

10.根据权利要求7所述的方法，其中所述输出时钟信号具有与所述输入时钟信号不同的占空比。

11.根据权利要求7所述的方法，进一步包括：增强所述输入时钟信号的残余边带，其中所述接收包括：在所述第一晶体管和所述第二晶体管的栅极处接收具有增强的残余边带的所述输入时钟信号。