[发明专利]电压电平移位器电路、电压电平移位方法和存储器系统

权利要求书

1.一种电压电平移位器VLS电路，其包括：

预调节电路，其被配置成：

接收第一电压域中的输入信号；和

响应于具有指示预充电阶段的充电逻辑状态的电压电平的预调节控制信号，在输入节点上产生在所述第一电压域中处于指示所述充电逻辑状态的输入节点上的电压电平下的经预调节输入信号；

预充电电路，其耦合到输出节点和相对于高于所述第一电压域的第二电压域中的第二供应轨的电源电压的第一供应轨，所述预充电电路被配置成响应于指示所述预充电阶段的预充电控制信号，将所述第一供应轨耦合到所述输出节点；

上拉电路，其耦合到所述第一供应轨和所述输出节点，所述上拉电路被配置成响应于具有所述充电逻辑状态的电压电平的所述经预调节输入信号，响应于具有指示评估阶段的放电逻辑状态的电压电平的所述预调节控制信号，将所述第一供应轨耦合到所述输出节点；和

下拉电路，其耦合到所述输入节点和所述第二供应轨，所述下拉电路被配置成：

响应于指示所述预充电阶段的所述预调节控制信号，使所述第二供应轨与所述输出节点断开耦合；和

响应于具有所述放电逻辑状态的电压电平的所述经预调节输入信号，响应于具有指示所述评估阶段的所述放电逻辑状态的所述电压电平的所述预调节控制信号，将所述第二供应轨耦合到所述输出节点。

2.根据权利要求1所述的VLS电路，其中：

所述上拉电路被进一步配置成响应于具有所述放电逻辑状态的电压电平的所述经预调节输入信号，响应于指示所述评估阶段的所述预调节控制信号，使所述第一供应轨与所述输出节点断开耦合；且

所述下拉电路被进一步配置成响应于具有所述充电逻辑状态的电压电平的所述经预调节输入信号，使所述第二供应轨与所述输出节点断开耦合。

3.根据权利要求1所述的VLS电路，其中所述下拉电路仅包括一个晶体管，所述晶体管包括栅极、第一电极和第二电极，所述栅极耦合到所述输入节点，所述第一电极耦合到所述第二供应轨，且所述第二电极耦合到所述输出节点。

4.根据权利要求1所述的VLS电路，其中所述下拉电路包括NMOS电路。

5.根据权利要求4所述的VLS电路，其中所述NMOS电路包括NMOS晶体管，其包括栅极、第一电极和第二电极，所述栅极耦合到所述输入节点，所述第一电极耦合到所述第二供应轨，且所述第二电极耦合到所述输出节点。

6.根据权利要求1所述的VLS电路，其中所述上拉电路包括PMOS电路。

7.根据权利要求6所述的VLS电路，其中所述PMOS电路包括PMOS晶体管，其包括栅极、第一电极和第二电极，所述栅极耦合到所述输入节点，所述第一电极耦合到所述输出节点，且所述第二电极耦合到所述第一供应轨。

8.根据权利要求6所述的VLS电路，其另外包括：

反相器电路，其耦合到所述输出节点，所述反相器电路被配置成使输出信号的逻辑状态反相以在经反相输出节点上产生经反相输出信号；

其中所述PMOS电路包括堆叠式PMOS晶体管电路，其包括：

第一PMOS晶体管，其包括第一栅极、第一电极和第二电极，所述第一栅极耦合到所述输入节点，且所述第一电极耦合到所述输出节点；和

第二PMOS晶体管，其包括第二栅极、第三电极和第四电极，所述第二栅极耦合到所述经反相输出节点，所述第三电极耦合到所述第一PMOS晶体管的所述第二电极，且所述第四电极耦合到所述第一供应轨。

9.根据权利要求1所述的VLS电路，其另外包括耦合到所述输出节点和所述第二供应轨的保持器电路；

所述保持器电路被配置成响应于所述经预调节输入信号从所述预充电控制信号的所述评估阶段开始保持在所述放电逻辑状态的所述电压电平下直到所述预充电电路响应于指示下一预充电阶段的所述预充电控制信号将所述第一供应轨耦合到所述输出节点，维持所述输出节点到所述第二供应轨的耦合。