[发明专利]用于制造半导体结构的方法、光子器件

说明书

本发明涉及用于制造半导体结构的方法和光子器件，其中，方法包括以下步骤：在载体衬底(101)上方设置氮化硅构图层(102)；在氮化硅构图层(102)上设置第一保形氧化物层(103)，使得其完全覆盖所述氮化硅构图层；以及将第一保形氧化物层(103)平面化至氮化硅构图层(102)上方的预定厚度，以形成平面化氧化物层(103’)。在将第一保形氧化物层(103)平面化的步骤之后，方法还包括以下步骤：清洁氮化硅构图层(102)以形成具有凹陷高度的凹陷氮化硅构图层(102’)；并且随后，在凹陷氮化硅层(102’)上或上方设置第二保形氧化物层(104)。

技术领域

本发明涉及有源和无源已构图半导体器件的共同集成。具体地，本发明涉及用于制造包括氮化硅构图层的用于光子应用的半导体结构的方法，其中，氮化硅构图层形成无源器件。

背景技术

使用层转移技术的半导体结构的3D集成看起来对于包括多个功能的半导体器件的将来发展是有前景的。这种器件在不同层级可以包括氮化硅(SiN)构图层或结构，诸如浅沟槽隔离(STI)图案、存在于晶体管中的栅极叠层中的SiN图案、起波导作用的SiN构图层等。

此外，具体对于光子应用，经由一方面的有源硅(Si)器件和另一方面的无源SiN已构图器件的接合进行的共同集成看起来对于另外发展是有前景的。在这些应用中，SiN是对于已构图结构通常优选的材料，因为其呈现低传播损耗和作为温度的函数的大致恒定的光特性。WO 2014/009029 Al公开了一种用于制造具有有源Si和无源SiN已构图结构的光子电路的已知方法。

然而，这种3D集成方法具有与厚度均匀性有关的非常严格的要求，这些要求对于光子器件的性能特别重要，对于光子器件而言在经由SiN“波导”接合的层中的器件(有源硅器件)之间的光耦接是重要的。

由此，用需要非常薄且非常均匀的接合层或平面化保形氧化物、通常为二氧化硅(SiO₂)来覆盖SiN已构图结构是该背景下的主要挑战。

通常，如在WO 2014/009029 Al中公开的，用于使用层转移技术制造光子电路的半导体结构的3D集成的已知方法从在Si晶片上构图高折射率波导SiN层以生成具有无源光子结构的已构图高折射率波导层开始，然后用保形氧化物(SiO₂)对构图层进行平面化，并且在对氧化物层平面化之前和/或之后对构图层退火，以生成已退火且已构图的高折射率波导层和平面化氧化物层。然后将结构在平面化氧化物层处接合至具有可分离单晶Si层的供体Si晶片，然后去除供体晶片的衬底。然后执行表面处理，以在留在已退火且已构图的高折射率波导层的(平面化氧化物层的)顶上的单晶Si层中制造有源光子器件。

在已知方法中，通常由层分裂技术，比如使用智能切割(商标)技术，或者在进行或不进行化学机械抛光/平面化(CMP)步骤的情况下通过研磨或其他等同已知方法来去除供体晶片的柄部。

在任意情况下，由已知方法获得的最终叠层在波导SiN层的顶上且在所转移的单晶Si层下方通常具有SiO₂氧化物层。所淀积SiO₂氧化物层的起始拓扑结构通常至少等于波导SiN层的厚度，该厚度通常为大约400nm。然而，该氧化物层的目标厚度(低于大约300nm且优选地低于200nm)必须沿着整个晶片直径非常均匀(在低于大约10％的晶片非均匀性内)。由此，在现有技术中，CMP平面化步骤是必要的，并且必须在波导SiN构图层顶上的所需厚度处停止。

然而，这种已知方法面临平面化方法实际上可能很难满足与平面化氧化物层的厚度均匀性有关的非常严格的要求的技术问题。

因此，期望改善半导体结构(具体地包括SiN已构图结构的半导体结构)的3D集成，特别是相对于与覆盖SiN图案的平面化氧化物层的厚度均匀性有关的要求，特别是对于光子应用。

发明内容