[发明专利]在块原子数据流架构中提供存储器相依性预测

权利要求书

1.一种基于块原子数据流架构的处理器装置的存储器相依性预测电路，其包括：预测器表，其配置成存储多个预测器表条目，所述预测器表条目各自包括：

存储指令标识符，其对应于存储指令的示例；

块达到组，其包括对应于至少一个指令块的至少一个块标识符，所述至少一个指令块各自含有对所述存储指令的所述示例具有存储器相依性的一或多个相依加载指令；和

加载组，其包括对应于所述一或多个相依加载指令的一或多个加载指令标识符；

所述存储器相依性预测电路配置成在通过执行管道提取指令块后进行以下操作：基于所述预测器表的所述多个预测器表条目的一或多个存储指令标识符而确定所述指令块是否含有达到一或多个相依加载指令的一或多个存储指令；和

响应于确定所述指令块含有达到一或多个相依加载指令的一或多个存储指令而将所述一或多个存储指令标记为具有待唤醒的一或多个相依加载指令。

2.根据权利要求1所述的存储器相依性预测电路，其进一步配置成：

基于所述预测器表的所述多个预测器表条目的一或多个块达到组和一或多个加载组而确定所述指令块是否含有由一或多个存储指令达到的一或多个相依加载指令；和

响应于确定所述指令块含有由一或多个存储指令达到的一或多个相依加载指令而在执行所述指令块时延迟所述一或多个相依加载指令的执行。

3.根据权利要求2所述的存储器相依性预测电路，其进一步配置成：检测存储指令的执行；

确定所述存储指令是否标记为具有待唤醒的一或多个相依加载指令；和

响应于确定将所述存储指令标记为具有待唤醒的一或多个相依加载指令而进行以下操作：

识别所述存储指令的一或多个延迟的相依加载指令；和

唤醒所述存储指令的所述一或多个延迟的相依加载指令以供执行。

4.根据权利要求3所述的存储器相依性预测电路，其配置成通过配置成进行以下操作来延迟所述一或多个相依加载指令的执行：

响应于确定所述指令块含有由一或多个存储指令达到的一或多个相依加载指令而基于所述预测器表来生成识别所述一或多个相依加载指令的加载延迟标记物；和

基于所述加载延迟标记物而将所述一或多个相依加载指令传递到延迟缓冲器。

5.根据权利要求4所述的存储器相依性预测电路，其配置成通过配置成进行以下操作来唤醒所述存储指令的所述一或多个延迟的相依加载指令以供执行：

基于所述预测器表而生成识别所述待唤醒的一或多个延迟的相依加载指令的唤醒掩码；和

基于所述唤醒掩码而将所述一或多个延迟的相依加载指令从所述延迟缓冲器传递到处理器装置的所述执行管道以供执行。

6.根据权利要求2所述的存储器相依性预测电路，其进一步配置成：

检测由在对应存储指令之前执行相依加载指令造成的存储器相依性违反；

确定所述预测器表是否存储具有对应于所述存储指令的存储指令标识符的预测器表条目；和

响应于确定所述预测器表并不存储预测器表条目而生成新预测器表条目，所述新预测器表条目含有：存储指令标识符，其对应于所述存储指令；块达到组，其含有对应于所述相依加载指令的所述指令块的块标识符；和加载组，其含有对应于所述相依加载指令的加载指令标识符。