[发明专利]用于执行用于复数的融合乘-加指令的系统和方法

说明书

所公开的实施例涉及执行向量复数融合乘‑加指令。在一个实施例中，一种方法包括：取出指令，该指令的格式包括操作码、第一源操作数标识符、第二源操作数标识符和目的地操作数标识符，其中，标识符中的每个标识符用于标识存储包括至少一个复数的紧缩数据的位置；对指令解码；检取与第一和第二源操作数标识符相关联的数据；以及执行经解码的指令，以：对于所标识的第一和第二源操作数的每个紧缩数据元素位置，交叉相乘实部和虚部以生成四个乘积：实部的乘积、虚部的乘积以及两个混合乘积；通过根据指令对这四个乘积求和来生成复数结果；以及将结果存储到所标识的目的地操作数的对应位置。

技术领域

本文中描述的实施例总体上涉及指令集架构。更具体地，所描述的实施例总体上涉及用于执行用于复数的融合乘-加指令的系统和方法。

背景技术

在计算中、尤其在高性能计算中，执行复数乘法和累加的指令是常见的。处理器的指令集架构常包括用于执行复数算术的指令。由于此类指令是常见的，因此对性能和功耗的改进(包括降低的寄存器堆压力、降低的存储器压力和减少数量的所需指令)可使总体性能受益。

附图说明

通过阅读以下说明书和所附权利要求书，并且通过参考附图，本文中公开的实施例的各优点对于本领域技术人员将是显而易见的，在附图中：

图1是图示根据一个实施例的用于执行用于将两个紧缩或标量复数相乘并累加结果的指令的处理组件的框图，

图2A-图2B图示根据一些实施例的用于将两个紧缩或标量复数相乘并累加结果的指令中所包括的字段，

图2A图示根据一个实施例的用于将两个紧缩或标量复数相乘并累加结果的指令中所包括的字段，

图2B图示根据一个实施例的用于使用写掩码将两个紧缩或标量复数相乘并累加结果的指令中所包括的字段，

图3是根据一个实施例的用于实现用于将两个紧缩复数相乘并累加结果的VCFMADD指令的执行电路，

图4是根据一个实施例的用于实现用于将两个紧缩复数相乘并累加结果的VCFCMADD指令的执行电路。

图5A是图示根据一个实施例的用于将两个紧缩复数相乘并累加结果的指令的执行的流程框图，

图5B是图示根据一个实施例的用于将两个紧缩复数相乘并累加结果的指令的执行的流程框图，

图5C是图示根据一个实施例的用于将两个紧缩复数相乘并累加结果的指令的执行的流程框图，

图6是根据一个实施例的用于图示用于实现VCFMADD指令的执行电路的操作的伪代码，

图7是根据一个实施例的用于图示用于实现VCFMADD指令的执行电路的操作的伪代码，

图8是根据一个实施例的用于图示用于实现VCFCMADD指令的执行电路的操作的伪代码，

图9A-图9B是图示根据本发明的实施例的通用向量友好指令格式及其指令模板的框图，

图9A是图示根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框图,

图9B是图示根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框图,

图10A是图示根据本发明的实施例的示例性专用向量友好指令格式的框图,

图10B是图示根据本发明的一个实施例的专用向量友好指令格式中构成完整操作码字段974的字段的框图，

图10C是图示根据本发明的一个实施例的专用向量友好指令格式中构成寄存器索引字段944的字段的框图,

图10D是示出根据本发明的一个实施例的专用向量友好指令格式中构成扩充操作字段950的字段的框图，