[发明专利]使用PVD钌的方法与装置

说明书

描述了含钌的栅极层叠和形成含钌栅极层叠的方法。含有钌的栅极层叠包含：多晶硅层，在基板上；硅化物层，在多晶硅层上；阻挡层，在硅化物层上；钌层，在阻挡层上；及间隔层，包含在钌层的侧面上的氮化物，其中钌层在形成间隔层之后基本上不包含氮化钌。形成钌层包含以下步骤：在氪环境中在包含高电阻率陶瓷材料的高电流静电卡盘上溅射钌。溅射的钌层在大于或等于约500℃的温度下退火。

技术领域

本公开一般涉及结合物理气相沉积(PVD)钌的方法和电子装置。特定地，本公开涉及其中以PVD Ru层替代PVD钨，以提供较低电阻率膜的方法和电子装置。

背景技术

半导体集成电路的持续小型化已迫使许多传统结构发生变化，且已需要随之而来的需求，以改进用以创建新结构的工艺。用于较大特征尺寸的传统MOS(金属氧化物半导体)晶体管栅极结构包括沉积的氮化钨阻挡层和钨通孔层。溅射是沉积WN阻挡层和W通孔层的通常优选方法。然而，随着膜厚度的降低，钨电阻率增加，导致在位线应用中未来节点DRAM的有用性降低。

因此，本领域存在有用于膜和用以沉积具有较低的位线电阻率和对氧化不敏感的膜的方法的需求。

发明内容

本公开的一个或多个实施方式涉及形成栅极层叠的方法。提供了一种等离子体溅射腔室，包括靶和基座，靶包含钌，基座用于支撑与靶相对而溅射沉积的基板。基座包含大于或等于约350℃的温度的高电流静电卡盘。氪流到腔室中并激发成等离子体，以在基板上沉积钌层。提供退火腔室，且在大于或等于约500℃的温度下对基板上的钌层进行退火。

本公开的另外的实施方式涉与栅极层叠，包含：多晶硅层，在基板上；硅化物层，在多晶硅层上；阻挡层，在硅化物层上；钌层，在阻挡层上；及间隔层，包含在钌层的侧面上的氮化物。钌层在形成间隔层之后基本上不包含氮化钌。

本公开的进一步的实施方式涉及形成栅极层叠的方法。在基板上形成多晶硅层。在多晶硅层上形成硅化物层。硅化物层包含具有约的厚度的硅化钛。在硅化物层上形成阻挡层。阻挡层包含TiN、TaN、WN或TiSiN的一种或多种。在阻挡层上形成任选的界面层。PVD Ru层沉积在阻挡层或任选的界面层上。PVD Ru层在氪环境中，以大于或等于约350℃的温度，在包含高电阻率陶瓷的高电流静电卡盘上沉积在基板上。PVD Ru层具有约到约的范围中的厚度。PVD Ru层在大于或等于约500℃的温度下进行退火。在退火的PVDRu层的侧面上形成间隔层。间隔层包含SiN并基本上不形成氮化钌。

附图简要说明

因此，可详细了解本发明的上述特征的方式，简短摘要于上的本发明的更具体的描述可通过参考实施方式而获得，其中一些实施方式显示在附图中。然而，应当注意附图仅显示了本发明的典型实施方式，且因此不应被视为限制本发明的范围，因为本发明可承认其他同等有效的实施方式。

图1根据本公开的一个或多个实施方式的气体层叠；

图2显示了根据本公开的一个或多个实施方式的物理气相沉积腔室的示意性横截面图；

图3显示了作为膜厚度的函数的钌和钨膜的金属电阻率的曲线图；及

图4显示了作为静电卡盘温度的函数的钌膜的电阻率的曲线图。

具体描述

在描述本发明的几个示例性实施方式之前，应当理解本发明不限于以下的描述中所阐述的构造或工艺步骤的细节。本发明能够具有其他实施方式并且能够以各种方式实践或执行。