[发明专利]用于晶片检验临界区域的产生的方法及系统

说明书

本发明揭示一种方法，其包含：接收一或多组晶片数据；从所述一或多组晶片数据中的一或多个层中的一或多个形状识别一或多个基元；将所述一或多个基元中的每一者分类为特定基元类型；识别所述一或多个基元中的每一者的一或多个基元特性；产生所述一或多个基元的基元数据库；基于所述基元数据库来产生一或多个规则；接收一或多组设计数据；将所述一或多个规则应用于所述一或多组设计数据以识别一或多个临界区域；及产生用于检验子系统的包含所述一或多个临界区域的一或多个晶片检验方案。

相关申请案的交叉参考

本申请案主张名为普拉萨尼·吴帕路瑞(Prasanti Uppaluri)、拉杰什·曼娜帕里(Rajesh Manepalli)、阿肖克·库尔卡尼(Ashok Kulkarni)、塞巴·班纳吉(SaibalBanerjee)及约翰·柯克兰(John Kirkland)的发明者于2016年11月8日申请的标题为“从设计数据及样本图像实例自动产生检测区的方法(A METHOD FOR AUTOMATIC GENERATIONOFINSPECTION REGIONS FROM DESIGN DATA AND SAMPLE IMAGE EXAMPLES)”的第201641038208号印度临时专利申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。

技术领域

本发明涉及晶片检验及重检，且更特定来说，本发明涉及基于设计数据、SEM(扫描电子显微镜)样品图像、表示设计意图的高分辨率图像或用于产生一或多个晶片检验方案的模拟图像来产生一或多个临界区域。

背景技术

制造例如逻辑及存储器装置的半导体装置通常包含：使用大量半导体制造工艺来处理例如半导体晶片的衬底以形成半导体装置的各种特征及多个层级。多个半导体装置可制造于单个半导体晶片上的布置中且接着分离成个别半导体装置。

半导体装置会在制造工艺期间产生缺陷。在半导体制造工艺期间的各种步骤中执行检验过程以检测样本上的缺陷。检验过程是制造例如集成电路的半导体装置的重要部分，随着半导体装置的尺寸减小，其变成成功制造可接受半导体装置的越来越重要部分。例如，随着半导体装置的尺寸减小，检测缺陷已变得非常迫切，这是因为即使缺陷相对较小也会引起半导体装置中的无用像差。

缺陷检测的方法包含：产生具有一或多个临界区域的一或多个晶片检验方案，所述一或多个临界区域基于晶片设计数据、表示设计意图的SEM或高分辨率光学检验图像或模拟图像。然而，界定临界区域的这些方法会较复杂及/或计算量大，因此需要检验专业知识。另外，界定临界区域的这些方法会导致范围过度受限而可能遗漏缺陷的晶片检验方案。此外，这些方法可能会遗漏缺陷，因为一或多个缺陷及信号噪声是不可分离的(即，缺陷迷失于噪声中)。因而，将期望提供一种用于改进晶片检验及缺陷分类的解决方案以解决制造问题且提供改进晶片检验能力。

发明内容