[发明专利]使用带电粒子多束波光刻系统制造独特芯片有效
申请号: | 201780068908.8 | 申请日: | 2017-09-08 |
公开(公告)号: | CN109923479B | 公开(公告)日: | 2021-11-30 |
发明(设计)人: | M·N·J·范科尔维克;V·S·凯伯;M·J-J·维兰德 | 申请(专利权)人: | ASML荷兰有限公司 |
主分类号: | G03F7/20 | 分类号: | G03F7/20;H01L21/82 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;吕世磊 |
地址: | 荷兰维*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 使用 带电 粒子 波光 系统 制造 独特 芯片 | ||
1.一种使用无掩模光刻曝光系统制造电子器件的方法,所述无掩模光刻曝光系统使用无掩模图案写入器,所述方法包括:
生成用于控制所述无掩模图案写入器曝光晶片以用于创建所述电子器件的束波控制数据,其中所述束波控制数据基于以下项生成:
设计版图数据,定义用于要从所述晶片制造的所述电子器件的多个结构;
选择数据,定义所述设计版图数据的所述结构中的哪些结构适用于要从所述晶片制造的每个电子器件,所述选择数据定义用于所述电子器件的不同子集的所述结构的不同集合;以及
位置元数据,指定在所述设计版图数据中定义的所述结构的位置,
所述方法进一步包括基于所述位置元数据和所述选择数据生成擦除掩模数据,
其中所述束波控制数据的生成包括将所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数合并,以由此从所述设计版图数据删除非选择的结构,所述非选择的结构基于所述选择数据来确定,
其中根据所述束波控制数据对所述晶片的曝光导致针对所述电子器件的不同子集曝光具有所述结构的不同集合的图案。
2.根据权利要求1所述的方法,其中所述设计版图数据包括:
共用设计版图数据,定义适用于所有所述电子器件的结构;以及
非共用设计版图数据,定义适用于某些所述电子器件的结构,所述结构的所述不同集合能够根据所述选择数据从适用于某些所述电子器件的结构中选择。
3.根据权利要求1或2所述的方法,其中所述擦除掩模数据为位图格式。
4.根据权利要求3所述的方法,其中与所述擦除掩模数据合并的所述设计版图数据或所述设计版图数据的导数是多级灰度级位图。
5.根据权利要求4所述的方法,其中所述多级灰度级位图是4bpp 灰度级位图。
6.根据权利要求4或5所述的方法,其中所述擦除掩模数据与所述设计版图数据或所述设计版图数据的导数的合并在所述多级灰度级位图中产生擦除过孔。
7.根据权利要求6所述的方法,其中所述多级灰度级位图与所述位图格式的所述擦除掩模数据的合并使用OR运算进行,导致所述选择数据中定义的以及所述擦除掩模数据中反映的非选择的过孔从所述多级灰度级位图被删除。
8.根据权利要求4-5和7中的任一项所述的方法,其中所述擦除掩模数据具有比所述多级灰度级位图更低的分辨率,导致所述合并擦除所述多级灰度级位图中的更大区域。
9.根据权利要求4-5和7中的任一项所述的方法,其中所述擦除掩模数据是1bpp位图。
10.根据权利要求9所述的方法,其中所述擦除掩模数据覆盖所述晶片上的一个条带或扫描线。
11.根据权利要求4-5和7中的任一项所述的方法,其中所述多级灰度级位图是4bpp灰度级位图,并且其中所述擦除掩模数据是4bpp稀疏位图,导致所述合并擦除由擦除位图定义的准确位置处的像素。
12.根据权利要求11所述的方法,其中所述多级灰度级位图定义晶片的区域的条带,并且其中所述4bpp稀疏位图覆盖所述晶片上的一个条带。
13.根据权利要求1-2、4-5、7、10和12中的任一项所述的方法,其中所述电子器件是半导体芯片,并且其中所述无掩模图案写入器是带电粒子多束波光刻机。
14.根据权利要求1-2、4-5、7、10和12中的任一项所述的方法,其中所述结构包括以下项中的至少一项:
金属层之间的连接,也称为过孔;
金属层与接触层中的栅极之间的连接;
本地互连层中的连接;
晶体管或二极管的某些部分的P或N注入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于ASML荷兰有限公司,未经ASML荷兰有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780068908.8/1.html,转载请声明来源钻瓜专利网。