[发明专利]亚分辨率衬底图案化的方法有效
申请号: | 201780070924.0 | 申请日: | 2017-11-16 |
公开(公告)号: | CN109983564B | 公开(公告)日: | 2023-05-02 |
发明(设计)人: | 安东·J·德维利耶;尼哈尔·莫汉蒂;杰弗里·史密斯 | 申请(专利权)人: | 东京毅力科创株式会社 |
主分类号: | H01L21/3213 | 分类号: | H01L21/3213;H01L21/027;H01L21/768 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 杨铁成;杨林森 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 分辨率 衬底 图案 方法 | ||
本文中公开的技术提供了一种用于衬底图案化的方法,该方法得到非均匀间距(混合间距)的线。技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。形成具有三种不同材料的交替线的多线层。使用一个或更多个蚀刻掩模来选择性地去除至少一条未被覆盖的线而不去除其他未被覆盖的线。利用填充材料来替换去除材料。使用蚀刻掩模以及使不同材料线的抗蚀刻性不同来执行选择性去除。
相关申请的交叉引用
本申请要求于2016年11月16日提交的、题为“Method of Patterning for BackEnd of Line Trench”的美国临时专利申请第62/422,840号的权益,其全部内容通过引用并入本文。
背景技术
本公开内容涉及衬底处理,并且更具体地涉及用于使衬底图案化——包括使半导体晶片图案化——的技术。
在光刻(lithographic)工艺中收缩线宽的方法历来涉及使用更大的NA光学器件(numerical aperture,数值孔径)、更短的曝光波长或除空气以外的界面介质(例如,水浸)。随着常规光刻工艺的分辨率接近理论极限,制造商已开始转向双重图案化(DP)方法以克服光学限制。
在材料处理方法学(例如,光刻)中,产生图案化的层包括将辐射敏感材料(例如,光致抗蚀剂)的薄层涂覆到衬底的上表面。该辐射敏感材料被转换成凹凸图案(reliefpattern),该凹凸图案可以用作将图案转移至衬底上的下层中的蚀刻掩模。辐射敏感材料的图案化通常涉及使用例如光刻系统通过调制盘(reticle)(和相关联的光学器件)将光化辐射暴露至辐射敏感材料上。然后,可以在该曝光之后使用显影溶剂去除辐射敏感材料的被辐射区域(如在正性光致抗蚀剂的情况下)或未被辐射区域(如在负性抗蚀剂的情况下)。该掩模层可以包括多个子层。
用于将辐射或光的图案曝光到衬底上的常规光刻技术具有以下各种挑战:限制暴露的特征的尺寸并且限制暴露的特征之间的间距或间隔。减轻暴露限制的一种常规技术是使用双重图案化方法以允许以比目前用常规光刻技术可能实现的间距更小的间距使较小特征图案化。
发明内容
半导体技术不断发展到更小的特征尺寸或节点,包括14纳米、7纳米、5纳米和以下的特征尺寸。制造各种元件的特征尺寸的该持续减小对用于形成特征的技术提出了越来越高的要求。可以使用“间距”的概念来描述这些特征的尺寸。间距是两个相邻重复特征中的两个相同点之间的距离。半间距则是相邻特征的相同特征之间的距离的一半。
间距减小技术(通常有些错误但常规上)被称为如通过“间距加倍”等所例示的“间距倍增”。间距减小技术可以将光刻能力扩展到超越特征尺寸限制(光学分辨率限制)。也就是说,常规的使间距倍增(更准确地,间距减小或者间距密度的倍增)特定因数涉及将目标间距减小指定因数。通常认为193nm浸没式光刻所使用的双重图案化技术是使22nm节点及更小尺寸节点图案化的最有前途的技术之一。值得注意的是,自对准间隔物双重图案化(SADP)已经被建立为间距密度加倍工艺,并且已经适用于NAND快闪存储器装置的大批量制造。此外,可以获得超精细分辨率以重复SADP步骤两次以使间距成四倍。
虽然存在增加图案密度或间距密度的若干图案化技术,但是常规图案化技术存在蚀刻特征的不良分辨率或粗糙表面的问题。因此,常规技术无法提供非常小的尺寸(20nm和更小)所需的均匀性和保真度的水平。可靠的光刻技术可以产生具有约80nm间距的特征。然而,常规的和新兴的设计规范期望制造具有小于约20nm或10nm的临界尺寸的特征。此外,利用间距密度加倍和四倍技术,可以创建亚分辨率线,但是在这些线之间进行切割或连接具有挑战性,尤其因为这种切割所需的间距和尺寸远低于常规光刻系统的能力。
本文中公开的技术提供了一种用于衬底图案化的方法,该方法得到不均匀间距(混合间距)的线。本文中的技术还可以通过选择性地替换多线层中的材料线来实现高级图案化选项。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201780070924.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:氧化硅氮化硅叠层离子辅助蚀刻
- 下一篇:半导体装置
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造