[发明专利]集成电路模块

说明书

用于包括多个图块的硬宏的布局和布线阶段被修改，使得该图块中的一些图块被分配更强健的电网层，并且使得该图块中的其他图块被分配不太强健的电网层。

相关申请的交叉引用

本申请要求于2017年2月14日提交的美国专利申请No.15/432,431的优先权，该美国专利申请要求于2016年11月18日提交的美国临时申请No.62/424,289的权益。

技术领域

本申请涉及用于集成电路的电力分配，并且更具体地涉及集成电路自适应多层配电电网。

背景技术

配电是集成电路设计中的关键因素。例如，诸如片上系统(SoC)的微处理器集成电路包含许多晶体管，这些晶体管可以从处于空闲转变为主动地开关。如此多的晶体管突然转变为激活状态导致晶体管的电源电压波动。如果由于这种波动而导致电源压降至最小要求值以下，则系统可能重置或出现错误。提供电源电压的电网的电阻是与响应于电路模块的突然激活而使压降最小化相关的重要因子。例如，取决于电力需求，与其他模块相比，可以增加电路模块中从电力轨到各种晶体管的通孔的数目(通孔密度)。另外，可以增加电力轨的宽度和密度。类似地，将一个电源域的轨耦合到主电力轨的磁头开关(head switch)的数目可以取决于给定电路模块的电力需求而变化。最后，支持给定电力域的电力轨的去耦电容器的数目和密度也可以变化。

因此，常规上将SoC设计为包括多个电网层。每层对应于特定一组电网因子，诸如通孔密度、电力轨宽度和密度、磁头开关密度以及去耦电容器密度因子。这些电网因子可以参照如图1示出的用于集成电路的常规的物理设计(PD)的处理过程来更好地理解。该过程开始于块布图规划(floorplan)流程步骤100，该步骤100接收各种输入，诸如期望的网表、统一电力格式(UPF)、定时约束、多电压(MV)岛约束以及引脚偏好，来执行强健的电网规划，其中基于输入而将用于各种硬宏(hard macros)(电路模块)的逻辑功能分配到给定的电网层。电网规划被视为“强健(robust)”之处在于，给定的硬宏被分配给对应的电网层——所产生的电压轨将因此在整个硬宏中具有相同的通孔密度和其他电网层因子。在分配了电网层的情况下，可以执行布局和布线步骤105，该步骤105包括常规的单元布局、时钟树合成、布线和完成(工程变更单(engineering change order，ECO)，以及制造设计(design-for-manufacturing，DFM)子步骤)。该过程继续进行寄生电阻和电容(RC)提取步骤115，然后进行定时、噪声和电力分析120。最后，该设计经历电流*电阻(IR)下降分析125，该IR下降分析125确定硬宏是否具有电源电压已经不期望地下降的区域。如果该设计不满足IR下降分析，则根据需要通过工程变更单(ECO)来重复电网规划步骤100、布局和布线步骤105、RC提取步骤110以及定时、噪声和电力分析步骤120，以适应必要的设计修改。

常规的SoC设计过程还必须满足密度降低和相关联的成本问题。因此，将适当的电网层分配到给定电路模块是非常具有挑战性的。如果电网层对于对应的电路模块的电力需求而言太强健，则密度会受到影响。相反，如果电网层不充足，则电路模块可能由于电源电压不充足而重置和/或发生故障。此外，诸如非线性电阻缩放、缺少片上资源、增加的性能要求、密度以及可布线性等因子使电网的设计复杂化。例如，图2图示了针对根据关于图1讨论的过程流程所设计的常规硬宏的电源压降(IR下降)。在这种情况下，第三层电网(PG3)已经被选择用于整个硬宏。该设计导致了各种时钟(CLK)驱动器的集群200，该集群200在关键路径附近具有大的驱动强度，这导致不期望的局部电源压降。然而，硬宏的显著部分被PG3过度服务，诸如区域205，这降低了可布线性并且增加了成本。

因此，本领域需要用于集成电路的改进的电网架构。

发明内容