[发明专利]用于三维半导体结构的检验的缺陷发现及配方优化

说明书

本文中描述用于发现掩埋于三维半导体结构内的所关注缺陷DOI及配方优化的方法及系统。通过存储与受测量的所述半导体结构的总深度的一子组相关联的图像而减小经受缺陷发现及验证的半导体晶片的体积。记录与一或多个聚焦平面或聚焦范围处的缺陷位置相关联的图像片块。基于以下各项中的任一者而减少所考虑光学模式的数目：一或多个所测量晶片级缺陷图征与一或多个预期晶片级缺陷图征的比较、所测量缺陷信噪比及无需逆向处理而验证的缺陷。此外，采用经验证缺陷及所记录图像来训练扰乱筛选程序且优化测量配方。将所述经训练扰乱筛选程序应用于缺陷图像以选择最优光学模式来用于生产。

相关申请案的交叉参考

本申请案依据35U.S.C.§119主张2016年11月30日提出申请的第62/427,973号美国临时专利申请案及2016年11月30日提出申请的第62/427,917号美国临时专利申请案的优先权。每一临时申请案的标的物以其全文引用的方式并入本文中。

技术领域

所描述实施例涉及试样检验系统，且更明确地说涉及半导体晶片检验模态。

背景技术

通常通过施加于衬底或晶片的一系列处理步骤而制作例如逻辑装置及存储器装置等半导体装置。半导体装置的各种特征及多个结构层级是通过这些处理步骤而形成。举例来说，除其它外，光刻是涉及在半导体晶片上产生图案的一种半导体制作工艺。半导体制作工艺的额外实例包含但不限于化学机械抛光、蚀刻、沉积及离子植入。可在单个半导体晶片上制作多个半导体装置，且接着将其分离成个别半导体装置。

在半导体制造工艺期间的各个步骤处使用检验工艺来检测晶片上的缺陷以促成较高合格率。随着设计规则及工艺窗的大小持续缩小，在维持高吞吐量的同时需要检验系统来俘获更广范围的物理缺陷。

例如未图案化晶片检验系统及经图案化晶片检验系统等检验系统照射且检验晶片以发现不期望缺陷。随着半导体设计规则持续演进，必须检测到的最小缺陷大小在大小上持续缩小。

另外，存储器架构正在从二维浮删架构转变为全三维几何形状。在一些实例中，膜堆叠及经蚀刻结构极深(例如，深度深达六微米或更深)。这些高纵横比结构给经图案化晶片检验带来挑战。测量掩埋于这些结构内的缺陷的能力对于实现所要性能水平及装置合格率至关重要。

在一些实例中，采用电子测试来检测掩埋于三维结构内的缺陷。然而，必须在执行电子测试之前制作多个装置层。因此，缺陷无法在生产循环早期被检测出。因此，执行电子测试过于昂贵，特别是在生产工艺的研究及开发以及量产阶段，在所述阶段中对缺陷的快速评估是至关重要的。

在一些其它实例中，可基于基于x射线的测量技术检测掩埋于三维结构内的缺陷。举例来说，可采用x射线衍射测量系统或相干x射线成像系统来检测掩埋缺陷。基于X射线的测量技术具有非破坏性优势，但吞吐量相当低。

在一些其它实例中，直接采用电子束检验(EBI)来检测掩埋于三维结构内的缺陷。然而，EBI检测超过大约一微米的深度的缺陷的能力极为有限。在许多实例中，EBI限于远小于一微米(例如，小于五十纳米)的深度。此限制归因于在发生样本失真或破坏之前电子剂量的实际限制。因此，EBI作为用于厚三维结构的缺陷检测工具的有效性是有限的。