[发明专利]选择性沉积无腐蚀金属触点的方法

说明书

形成触点线的方法包括清洁在沟槽中的钴膜的表面及在此钴的表面上形成保护层，此保护层包括硅化物或锗化物中的一或多种。也公开了具有触点线的半导体装置。

技术领域

本发明一般地涉及沉积方法与金属触点。尤其是，本发明涉及沉积实质上无腐蚀的钴触点的工艺。

背景技术

随着FINFET朝向更小节点(<10nm)发展，由于钴的低线路电阻与在<20nm的窄沟槽处的无孔隙间隙填充能力，钴取代传统的钨作为金属触点与局部互连件。

然而，在接着介电堆叠的干式蚀刻以打开触点孔(通孔)与光刻胶灰化后的湿式清洁之后，创造出在包括显著的下切(undercut)与凹部的钴沟槽内的严重Co腐蚀。下切与凹部两者对于达成用于接下来的金属触点形成的良好间隙是极大的阻碍，且致使非常高的触点电阻及装置可靠性问题。

Co腐蚀的一个主要原因是：钴会与湿式化学溶液反应，并且钴由于相较于水中氧的还原性的低电位而被溶解成离子的形式：

Co²⁺(aq)→Co(-0.28V) (I)

O₂+2H₂O+4e^-→4OH^-(+0.4V) (II)

此外，若有诸如钨的不同金属，其可作为阴极，于是电镀(galvanic)腐蚀发生。电镀腐蚀甚至可在没有第二金属下发生且致使在产物结构中的遗失钴。

再者，在Co沟槽上方的间隙填充期间，沿着侧壁会有着某些孔隙或接缝或弱附着。在接下来的化学机械平坦化(CMP)步骤期间，这些孔隙或接缝或弱附着被暴露于CMP腐蚀化学品(诸如H₂O₂)且会使得此化学品向下渗透以侵蚀Co并致使遗失钴和因此断开电路。

因此，需要一种抵抗水分与湿式化学品的攻击的层。对于钨触点，钨本身抵抗水分攻击及某些湿式化学品攻击(取决于特定化学品与pH值)。

发明内容

本公开内容的一或多个实施方式关于形成触点线的方法。提供具有沟槽的基板表面，且沟槽中具有钴。钴的表面被清洁而保护层形成在此表面上。保护层包含硅化物或锗化物中的一或多种。

本公开内容的额外实施方式关于形成触点线的方法。此方法包含提供在介电阻挡(block)中具有钴沟槽的基板表面。通过以下的一或多个步骤来清洁钴的表面：在H₂中烘烤基板、将基板暴露于H₂等离子体或以大于约0.5原子百分比的含量的可选的额外元素在氩等离子体中溅射此钴表面。保护层形成在钴的表面上。保护层包含硅化物或锗化物中的一或多种。形成此保护层包含将钴浸泡在以下的一或多种物质中：硅烷、二硅烷、三硅烷、四硅烷、更高级的硅烷、没有氟原子的硅基卤化物(silyl halide)、锗烷、二锗烷、三锗烷、四锗烷、更高级的锗烷或没有氟原子的锗卤化物，此浸泡步骤发生在范围为约200℃至约600℃的温度，其中在没有等离子体下形成硅化物。通过将此基板暴露于在范围为约300℃至约600℃的温度的退火环境，来退火此具有保护层的基板。此退火环境包含Ar、N₂、Ar/H₂、N₂/H₂、H₂、He或NH₃。在基板上沉积钴膜于保护层上方。通过CVD或PVD中的一或多种来沉积此钴膜，且可选的退火步骤以回流(reflow)此钴膜。

本公开内容的进一步实施方式关于半导体装置触点线，包括具有带沟槽的表面的基板，沟槽具有底部与侧壁。介电层在沟槽的侧壁上。钴间隙填充材料是在沟槽之内的侧壁之间。钴间隙填充材料被介电层所约束。保护层在此钴层上。保护层包含硅化物或锗化物中的一或多种。钨衬垫在保护层的顶部上而钨金属在钨衬垫的顶部上。

附图说明